公开(公告)号：CN101465166A

公开(公告)日：2009-06-24

申请号：CN200810168952.9

申请日：2008-09-26

Applicant: 松下电器产业株式会社

Inventor： 广濑雅也 ,  山本武史 ,  大尾欣也 ,  渡边研二

IPC: G11C29/04

CPC classification number: G11C29/003 ,  G11C2029/3602

Abstract: 本发明公开了一种半导体装置。在具有以例如数百MHz进行高速动作的多行并联配置式多级移位寄存器电路的半导体装置中，即使由于该移位寄存器电路的规模(面积)增大而使布线延迟显现化时，也能按照实际速度对所述移位寄存器电路中的错误进行检测。当将N行并联配置式M级移位寄存器电路(101)的N行中的例如两行移位寄存器设定为一组时，在每一组中，输入电路(102)向构成一组的两行移位寄存器输入同一测试图形。用比较电路(103)对该一组中的各行移位寄存器的输出之间加以比较后，仅将该比较结果进行输出。所述N行并联配置式M级移位寄存器电路(101)和所述比较电路(103)接收数百MHz的时钟信号CK而进行动作。