-
公开(公告)号：CN1604053A
公开(公告)日：2005-04-06
申请号：CN200410047932.8
申请日：2004-06-09
Applicant: 松下电器产业株式会社
Abstract: 将像素总数为H×V的图像数据，以对图像数据进行旋转角度为90°×m(0≤m≤3)的第一图像旋转处理之后的线顺序，写入到记录域的数量足够存储图像数据的所有像素、且列地址的数量为2n(4≤n)的SDRAM中，并且，以对图像数据进行旋转角度为90°×p(0≤p≤3)的第二图像旋转处理之后的线顺序，从SDRAM中读取写入的图像数据。这样，SDRAM的记录域分为列地址数量设置为2q(2≤q≤(n－2))的多个记录块21－S，并且能够存储进行第一图像旋转处理之后的图像数据中的一线像素组。进行第一图像旋转处理之后的图像方向中图像数据的一线像素组写入记录块21－S中。按进行第二图像旋转处理之后的图像方向，从SDRAM中读取写入的图像数据。
-
公开(公告)号：CN101325699B
公开(公告)日：2012-06-27
申请号：CN200810110858.8
申请日：2008-06-13
Applicant: 松下电器产业株式会社
IPC: H04N21/2312 , H04N21/234 , H04N21/2368 , H04N21/2383 , H04N21/24 , H04N21/434 , H04N7/26 , H04L29/06
CPC classification number: H04L65/1059 , H04L65/403 , H04L65/602 , H04L65/80 , H04N19/51 , H04N21/2312 , H04N21/23418 , H04N21/2368 , H04N21/2383 , H04N21/2402 , H04N21/4341
Abstract: 本发明公开了一种运动图像通信装置与系统及运动图像通信用半导体集成电路。通信处理器在判断出包无法被发送时，将存储请求信号设置为有效，而在判断出包可以被发送时，将存储请求信号设置为无效。数据处理器在确认存储请求信号为有效时，使缓冲存储器存储已编码数据。在确认存储请求信号为无效，并且已编码数据被存储在缓冲存储器中时，数据处理器从缓冲存储器中读取已编码数据，并将所读取的已编码数据发送到包发生器。在确认存储请求信号为无效，且已编码数据没有被存储在缓冲存储器中时，数据处理器从编码器中接收已编码数据，并将所接收的已编码数据发送到包发生器。
-
公开(公告)号：CN101060628B
公开(公告)日：2011-02-09
申请号：CN200710090260.2
申请日：2007-04-17
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/61 , G06F12/0207
Abstract: 本发明提供一种图像数据传输方法，该方法可以提高图像数据的数据传输效率。该方法包括：(a)将保存在第1图像存储部的具有由第1和第2方向的座标表示各自位置的多个像素的2维图像的像素的数据，以在所述第1方向相邻的规定数目个像素的数据为单位进行打包，将所得到的数据传输单位在所述第2方向上扫描读出；(b)将所述步骤(a)中读出的数据传输单位，突发式写入临时数据存储部，该临时数据存储部用于将数据保存在由第1和第2地址组合所指定的位置，写入区域为所述第1地址连续且所述第2地址固定的区域；(c)将写入所述临时数据存储部的数据传输单位，从所述第1地址连续且所述第2地址固定的区域中突发式读出，写入第2图像存储部。
-
公开(公告)号：CN1758761A
公开(公告)日：2006-04-12
申请号：CN200510093375.8
申请日：2005-08-26
Applicant: 松下电器产业株式会社
IPC: H04N7/50
CPC classification number: H03M7/40
Abstract: 本发明涉及一种不增加电路规格可以实现短处理周期的可变长度编码装置。这种可变长度编码装置通过使用对于组合(Last，Run，Level)的LMAX和RMAX判断VLC表是否具有对应于组合(Last，Run，Level)的可变长度编码(VLC)。基于判断结果，可变长度编码装置产生并输出指定给组合(Last，Run，Level)的代码。
-
公开(公告)号：CN100493202C
公开(公告)日：2009-05-27
申请号：CN200510093968.4
申请日：2005-08-31
Applicant: 松下电器产业株式会社
IPC: H04N7/50
CPC classification number: H03M7/40
Abstract: 根据本发明的用于解码可变长度编码数据和行程长度编码数据的可变长度解码装置包括：可变长度解码单元3，用于以表示“0”的个数的“RUN”和表示系数数值大小的“LEVEL”被组合的方式，顺序地解码从外部输入的可变长度编码数据和行程长度编码数据；数据缓冲器4，用于存储“LEVEL”；地址保持器5和6，用于根据“RUN”表示的“0”的个数存储与“RUN”对应的“LEVEL”的地址；写控制单元7，用于根据地址保持器的信息在数据缓冲器4中写入“LEVEL”；和读控制单元8，用于根据地址保持器的信息从数据缓冲器4中读取“LEVEL”。
-
Patent Agency Ranking
公开(公告)号：CN101060628A
公开(公告)日：2007-10-24
申请号：CN200710090260.2
申请日：2007-04-17
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/61 , G06F12/0207
Abstract: 本发明提供一种图像数据传输方法，该方法可以提高图像数据的数据传输效率。该方法包括：(a)将保存在第1图像存储部的具有由第1和第2方向的座标表示各自位置的多个像素的2维图像的像素的数据，以在所述第1方向相邻的规定数目个像素的数据为单位进行打包，将所得到的数据传输单位在所述第2方向上扫描读出；(b)将所述步骤(a)中读出的数据传输单位，突发式写入临时数据存储部，该临时数据存储部用于将数据保存在由第1和第2地址组合所指定的位置，写入区域为所述第1地址连续且所述第2地址固定的区域；(c)将写入所述临时数据存储部的数据传输单位，从所述第1地址连续且所述第2地址固定的区域中突发式读出，写入第2图像存储部。
-
公开(公告)号：CN1744720A
公开(公告)日：2006-03-08
申请号：CN200510093968.4
申请日：2005-08-31
Applicant: 松下电器产业株式会社
IPC: H04N7/50
CPC classification number: H03M7/40
Abstract: 根据本发明的用于解码可变长度编码数据和行程长度编码数据的可变长度解码装置包括：可变长度解码单元3，用于以表示“0”的个数的“RUN”和表示系数数值大小的“LEVEL”被组合的方式，顺序地解码从外部输入的可变长度编码数据和行程长度编码数据；数据缓冲器4，用于存储“LEVEL”；地址保持器5和6，用于根据“RUN”表示的“0”的个数存储与“RUN”对应的“LEVEL”的地址；写控制单元7，用于根据地址保持器的信息在数据缓冲器4中写入“LEVEL”；和读控制单元8，用于根据地址保持器的信息从数据缓冲器4中读取“LEVEL”。
-
公开(公告)号：CN1532713A
公开(公告)日：2004-09-29
申请号：CN200410028788.3
申请日：2004-03-18
Applicant: 松下电器产业株式会社
IPC: G06F12/14
CPC classification number: G06F12/1433
Abstract: 本发明提供一种非易失性存储器的存取控制系统，按照在引导ROM中存储的系统初始化用程序，CPU在非易失性存储器(6)上设置禁止改写区域，并且根据在该禁止改写区域上设置的已写入标志(F)，存取控制电路可以进行允许改写或禁止改写的控制。由此，能使系统的制作者自由写入需要防止窜改的信息，并且能可靠防止该信息被窜改。
-
公开(公告)号：CN100592800C
公开(公告)日：2010-02-24
申请号：CN200510093375.8
申请日：2005-08-26
Applicant: 松下电器产业株式会社
IPC: H04N7/50
CPC classification number: H03M7/40
Abstract: 本发明涉及一种不增加电路规格可以实现短处理周期的可变长度编码装置。这种可变长度编码装置通过使用对于组合(Last，Run，Level)的LMAX和RMAX判断VLC表是否具有对应于组合(Last，Run，Level)的可变长度编码(VLC)。基于判断结果，可变长度编码装置产生并输出指定给组合(Last，Run，Level)的代码。
-
公开(公告)号：CN101325699A
公开(公告)日：2008-12-17
申请号：CN200810110858.8
申请日：2008-06-13
Applicant: 松下电器产业株式会社
CPC classification number: H04L65/1059 , H04L65/403 , H04L65/602 , H04L65/80 , H04N19/51 , H04N21/2312 , H04N21/23418 , H04N21/2368 , H04N21/2383 , H04N21/2402 , H04N21/4341
Abstract: 本发明公开了一种运动图像通信装置与系统及运动图像通信用半导体集成电路。通信处理器在判断出包无法被发送时，将存储请求信号设置为有效，而在判断出包可以被发送时，将存储请求信号设置为无效。数据处理器在确认存储请求信号为有效时，使缓冲存储器存储已编码数据。在确认存储请求信号为无效，并且已编码数据被存储在缓冲存储器中时，数据处理器从缓冲存储器中读取已编码数据，并将所读取的已编码数据发送到包发生器。在确认存储请求信号为无效，且已编码数据没有被存储在缓冲存储器中时，数据处理器从编码器中接收已编码数据，并将所接收的已编码数据发送到包发生器。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.031 seconds)
