公开(公告)号：CN101510558A

公开(公告)日：2009-08-19

申请号：CN200910007504.5

申请日：2009-02-11

Applicant: 松下电器产业株式会社

Inventor： 泽田和幸 ,  原田裕二 ,  庭山雅彦 ,  金子佐一郎 ,  清水克美

IPC: H01L29/72 ,  H01L29/04 ,  H01L21/33 ,  H01L21/263

CPC classification number: H01L29/7393 ,  H01L29/063 ,  H01L29/66325

Abstract: 本发明提供一种电力用半导体装置，可以确保足够的基板强度，同时，可以形成低导通电阻、高耐压，提高开关速度。它包括：形成在P型半导体基板(1)上的N型表面降场区(2)；在半导体基板(1)上部、与表面降场区(2)相邻的P型基区(3)；在基区(3)上、离开表面降场区(2)的N型发射极/源极区(8)；在基区(3)上、与发射极/源极区(8)相邻的P型基极连接区(10)；从发射极/源极区(8)上起、在基区(3)上和表面降场区(2)上形成的栅绝缘膜(6)和栅极(7)；以及在表面降场区(2)上、离开基区(3)的P型集电区(4)。半导体基板(1)被导入了晶格缺陷，使得其电阻值变为由添加在半导体基板(1)的杂质浓度决定的电阻值的2倍以上。