半导体装置
    3.
    发明公开

    公开(公告)号:CN101682324A

    公开(公告)日:2010-03-24

    申请号:CN200980000151.4

    申请日:2009-02-04

    Inventor: 片冈伸一郎

    CPC classification number: H03K17/08142 H05B33/089 Y02B20/341

    Abstract: 本发明的目的在于提供不仅能同时实现电流驱动输出端子的高耐压化和电流驱动输出端子的高ESD承受量化、而且能使流过电流驱动输出端子的电流的响应速度加快的半导体装置。为了达到该目的,本发明的半导体装置在电流驱动输出端子和第一晶体管或低耐压元件之间,包括耐压比所述第一晶体管或低耐压元件要高的第二晶体管。而且,本发明的半导体装置包括二极管,该二极管的阳极连接在所述第一晶体管或低耐压元件和所述第二晶体管之间的路径上,该二极管的阴极与ESD保护电路连接。

    半导体器件
    4.
    发明公开

    公开(公告)号:CN101277096A

    公开(公告)日:2008-10-01

    申请号:CN200810087495.0

    申请日:2008-03-28

    Abstract: 一种半导体器件,具备相位补偿用电路(6),该相位补偿用电路使用了在形成在半导体衬底上的栅极电极和扩散层间具有绝缘膜的结构的MOS电容器,相位补偿用电路由第一MOS电容器及第二MOS电容器(14、15)构成。第一MOS电容器的栅极电极端子和第二MOS电容器的扩散层侧端子(与栅极电极端子相反的端子)等价地连接,第一MOS电容器的扩散层侧端子和第二MOS电容器的栅极电极端子之间连接利用电流流动而产生电位差的电位差产生元件(16)。当使用具有电压依存性的MOS电容器作为例如运算放大器的相位补偿用电路元件时,实现了这样的结构,运算放大器的输入或输出电压无论在何种电压区域,MOS电容值都不会减少且相位容限不会减少。

Patent Agency Ranking