信号处理器
    1.
    发明公开

    公开(公告)号:CN101945283A

    公开(公告)日:2011-01-12

    申请号:CN201010295094.1

    申请日:2007-03-07

    Inventor: 笹川幸宏

    Abstract: 一种数据压缩方法,包括第一步骤,在该第一步骤中,对数据进行正交变换以生成正交变换数据。在所述第一步骤之后执行的处理步骤被分为:对所述正交变换数据的交流分量的处理步骤和对所述正交变换数据的直流分量的处理步骤。对直流分量的处理步骤包括第二步骤,在该第二步骤中,对所述正交变换数据执行等价于所述正交变换数据的解码过程的反变换。

    编译设备和编译方法
    2.
    发明公开

    公开(公告)号:CN1521623A

    公开(公告)日:2004-08-18

    申请号:CN200410007817.8

    申请日:2004-01-21

    Abstract: 一种编译设备,能够产生指令序列、以使具有并行处理能力的处理器以低功耗工作,该编译设备将源程序翻译为用于处理器的机器语言程序,该处理器包括可并行执行指令的多个执行单元、以及多个指令发出单元,它们发出分别由多个执行单元执行的指令,该编译设备包括:语法分析单元,用于对源程序进行语法分析;中间码转换单元,用于将经过语法分析的源程序转换为中间码;优化单元,用于优化中间码,从而减小在连续的指令周期中位于与同一指令发出单元相对应位置的指令之间的汉明距离,而不改变对应于中间码的指令之间的相关性;以及代码产生单元,用于将优化的中间码转换为机器语言指令。

    编译设备和编译方法
    4.
    发明授权

    公开(公告)号:CN1264089C

    公开(公告)日:2006-07-12

    申请号:CN200410007817.8

    申请日:2004-01-21

    Abstract: 一种编译设备,能够产生指令序列、以使具有并行处理能力的处理器以低功耗工作,该编译设备将源程序翻译为用于处理器的机器语言程序,该处理器包括可并行执行指令的多个执行单元、以及多个指令发出单元,它们发出分别由多个执行单元执行的指令,该编译设备包括:语法分析单元,用于对源程序进行语法分析;中间码转换单元,用于将经过语法分析的源程序转换为中间码;优化单元,用于优化中间码,从而减小在连续的指令周期中位于与同一指令发出单元相对应位置的指令之间的汉明距离,而不改变对应于中间码的指令之间的相关性;以及代码产生单元,用于将优化的中间码转换为机器语言指令。

    以低功率动作的时钟控制的时序电路及其电路变更方法

    公开(公告)号:CN100351733C

    公开(公告)日:2007-11-28

    申请号:CN200410004140.2

    申请日:2004-02-13

    Inventor: 笹川幸宏

    CPC classification number: G11C7/222 G11C7/22 G11C2207/2227

    Abstract: 一种时序电路,包括:变化检测器(14),其检测主单元组(15)所属存储元件即主单元(11a,11b,11c)任何一个之存储内容的变化并且输出时钟控制信号(CTL);以及时钟脉冲发生器(13),其接收时钟控制信号(CTL)而产生时钟脉冲(CLKP),将时钟脉冲(CLKP)提供给时钟域(16)所属存储元件且根据主单元组(15)所属存储元件即主单元(11a,11b,11c)任何一个之存储内容的变化而使其输入改变的从属单元(11d,11e)。由此,可以实现对以在技术要求上不可能停止时钟并且不存在存储元件输出之反馈为前提的时序电路进行时钟控制。

Patent Agency Ranking