A/D转换器
    1.
    发明授权

    公开(公告)号:CN1290266C

    公开(公告)日:2006-12-13

    申请号:CN02141542.0

    申请日:2002-09-03

    CPC classification number: H03M1/204 H03M1/365

    Abstract: 本发明的A/D转换器包括:参考电压产生单元,用于产生多个参考电压;差分放大单元,用于放大多个参考电压中每个参考电压与输入信号电压之间的电压差,以便产生多个输出电压集,多个输出电压集中的每个输出电压集包括互补的同相和反相输出电压;以及运算单元,用于接收多个输出电压集,所述运算单元依据时钟信号而操作。

    A/D变换器
    2.
    发明公开

    公开(公告)号:CN101517896A

    公开(公告)日:2009-08-26

    申请号:CN200780032322.2

    申请日:2007-08-10

    CPC classification number: H03M1/0624 H03M1/206 H03M1/365

    Abstract: 本发明提供一种A/D变换器。对于以往的A/D变换器,存在如下问题:由于A/D变换器的结构要素的动作期间依赖于外部输入时钟的脉冲宽度,所以在由于外部输入时钟的占空比而A/D变换器的结构要素的动作期间不足的情况下,变换精度劣化,但通过在A/D变换器内部设置对A/D变换器的结构要素的动作期间进行检测的电路,而与检测到上述动作期间的A/D变换器的结构要素的动作期间对应地调整动作时钟的占空比,从而不依赖于外部输入时钟的占空比,而实现高精度的A/D变换动作。

    A/D变换器
    3.
    发明授权

    公开(公告)号:CN101517896B

    公开(公告)日:2011-11-30

    申请号:CN200780032322.2

    申请日:2007-08-10

    CPC classification number: H03M1/0624 H03M1/206 H03M1/365

    Abstract: 本发明提供一种A/D变换器。对于以往的A/D变换器,存在如下问题:由于A/D变换器的结构要素的动作期间依赖于外部输入时钟的脉冲宽度,所以在由于外部输入时钟的占空比而A/D变换器的结构要素的动作期间不足的情况下,变换精度劣化,但通过在A/D变换器内部设置对A/D变换器的结构要素的动作期间进行检测的电路,而与检测到上述动作期间的A/D变换器的结构要素的动作期间对应地调整动作时钟的占空比,从而不依赖于外部输入时钟的占空比,而实现高精度的A/D变换动作。

    A/D变换器
    4.
    发明授权

    公开(公告)号:CN101032079B

    公开(公告)日:2010-04-21

    申请号:CN200680000359.2

    申请日:2006-04-20

    CPC classification number: H03M1/0604 H03M1/204 H03M1/365

    Abstract: A/D变换器中,各个前置放大器(102)中具有前置放大器增益调整电路(109)。该前置放大器增益调整电路(109),只在前置放大器(102)的正负输出电位差超过了基准电位时,抑制前置放大器(102)的增益,限制前置放大器的正负输出电位差。因此,在A/D变换器的输入信号的频率较高的情况下,即使因制作过程偏差或温度变动、电源电压变动等导致前置放大器的增益升高,也不易发生前置放大器的输出畸变,从而抑制了A/D变换器的特性恶化。

    比较器和A/D转换器
    5.
    发明公开

    公开(公告)号:CN101346880A

    公开(公告)日:2009-01-14

    申请号:CN200680048548.7

    申请日:2006-04-18

    CPC classification number: H03M1/0607 H03K5/2481 H03M1/204 H03M1/362

    Abstract: 一种比较器(100),在并行型A/D转换器中使用,该比较器(100)具有复位晶体管(mra、mrb)。当比较器(100)为复位状态时,向上述PMOS复位晶体管(mra、mrb)提供时钟信号的倒相信号(/CLK),利用上述复位晶体管(mra、mrb)将成为差动对的两个内部节点(Va、Vb)的电压均强制复位为预定复位电压。上述时钟信号的倒相信号(/CLK)具有预定延迟时间而生成。由此,在比较器(100)为复位状态时,使内部节点(Va、Vb)的复位解除定时比比较器进行比较工作的定时迟。因此,即使时钟信号的频率和模拟输入信号的频率变高,在比较器为复位状态时也能较好均衡形成差动对的内部节点的电压,电压比较精度提高。

    A/D变换器
    6.
    发明公开

    公开(公告)号:CN101032079A

    公开(公告)日:2007-09-05

    申请号:CN200680000359.2

    申请日:2006-04-20

    CPC classification number: H03M1/0604 H03M1/204 H03M1/365

    Abstract: A/D变换器中,各个前置放大器(102)中具有前置放大器增益调整电路(109)。该前置放大器增益调整电路(109),只在前置放大器(102)的正负输出电位差超过了基准电位时,抑制前置放大器(102)的增益,限制前置放大器的正负输出电位差。因此,在A/D变换器的输入信号的频率较高的情况下,即使因制作过程偏差或温度变动、电源电压变动等导致前置放大器的增益升高,也不易发生前置放大器的输出畸变,从而抑制了A/D变换器的特性恶化。

    A/D转换器
    7.
    发明公开

    公开(公告)号:CN1404228A

    公开(公告)日:2003-03-19

    申请号:CN02141542.0

    申请日:2002-09-03

    CPC classification number: H03M1/204 H03M1/365

    Abstract: 本发明的A/D转换器包括:参考电压产生单元,用于产生多个参考电压;差分放大单元,用于放大多个参考电压中每个参考电压与输入信号电压之间的电压差,以便产生多个输出电压集,多个输出电压集中的每个输出电压集包括互补的同相和反相输出电压;以及运算单元,用于接收多个输出电压集,所述运算单元依据时钟信号而操作。

Patent Agency Ranking