-
公开(公告)号：CN119698028A
公开(公告)日：2025-03-25
申请号：CN202311717300.7
申请日：2023-12-14
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置。半导体装置具备第一～第四电极、第一～第四半导体区域和第一、第二绝缘部。第三电极包含沿第二方向延伸且在第三方向上与第二半导体区域并列的第一电极区域、沿第三方向延伸且在第二方向上与第二半导体区域并列的第二电极区域和将第一电极区域与第二电极区域连接的第三电极区域。第一绝缘部包括包含第一、第二绝缘部分的第一绝缘区域、包含第三、第四绝缘部分的第二绝缘区域和包含第五、第六绝缘部分的第三绝缘区域。第六绝缘部分在第一方向上设于第一半导体区域与第三电极区域之间。第四电极在第二、第三方向上与第一半导体区域及第三电极并列。第四半导体区域设于第六绝缘部分之下。
-
公开(公告)号：CN113161418A
公开(公告)日：2021-07-23
申请号：CN202010799615.0
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有半导体部的背面上的第一电极、表面上的第二电极、控制电极、第三电极、二极管元件、电阻元件、第一及第二配线。所述控制电极及所述第三电极设置于所述半导体部的沟槽的内部。所述二极管元件设置于所述半导体部的所述表面侧，与所述第二电极电连接。所述电阻元件设置于覆盖所述半导体部的所述表面的绝缘膜上，与所述二极管元件串联连接。所述第一配线将所述二极管元件和所述电阻元件电连接，并与所述第三电极电连接。所述第二配线将所述电阻元件和所述半导体部电连接。
-
公开(公告)号：CN110875373A
公开(公告)日：2020-03-10
申请号：CN201811610604.2
申请日：2018-12-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 小林研也
IPC: H01L29/06 , H01L29/36 , H01L21/329 , H01L29/861
Abstract: 实施方式涉及半导体装置及其制造方法。一个实施方式的半导体装置具有：第1导电型的第1半导体区域、第1金属部、第1导电型的第2半导体区域、第2导电型的第3半导体区域、第1电极、第2导电型的第4半导体区域及第2电极。第1半导体区域具有第1部分及第2部分。第1金属部设置于第1部分之中及第2部分之中。第2半导体区域设置于第1部分的上方及第2部分的上方。第3半导体区域设置于第2半导体区域的一部分的上方，并位于第1部分的上方。第1电极设置于第3半导体区域的上方。第4半导体区域设置于第2半导体区域的另外的一部分的上方，位于第2部分的上方。第4半导体区域与第3半导体区域分离。第2电极设置在第4半导体区域的上方。
-
公开(公告)号：CN119698030A
公开(公告)日：2025-03-25
申请号：CN202311727844.1
申请日：2023-12-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备第一～第四电极、第一～第三半导体区域、第一、第二绝缘部。第三电极包含：第一电极区域，沿着第二方向延伸，在第三方向上与第二半导体区域排列；第二电极区域，沿着第三方向延伸，在第二方向上与第二半导体区域排列；第三电极区域，连接第一电极区域和第二电极区域。第一绝缘部包含：包含第一、第二绝缘部分的第一绝缘区域；包含第三、第四绝缘部分的第二绝缘区域；包含第五、第六绝缘部分的第三绝缘区域。第六绝缘部分在第一方向上设置在第一半导体区域与第三电极区域间。第四电极在第二、第三方向上与第一半导体区域及第三电极排列。第六绝缘部分的下端位于比第二绝缘部分的下端及第四绝缘部分的下端靠下方的位置。
-
公开(公告)号：CN109524466B
公开(公告)日：2022-04-19
申请号：CN201810160548.0
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备漏极层、漂移层、基底区域、源极区域、沟槽、基底接触件区域、栅极区域及场板电极。漏极层在第1方向及第2方向上扩展。漂移层形成于上述漏极层的表面。基底区域形成于上述漂移层的表面。源极区域形成于上述基底区域的表面。沟槽形成为阵列状，从上述源极区域的表面贯通上述基底区域并到达上述漂移层。基底接触件区域沿着上述第2方向而形成，与上述沟槽不邻接地从上述源极区域的表面连接到上述基底区域。栅极区域在上述沟槽的内壁隔着绝缘膜而形成。场板电极在上述栅极区域的内侧隔着绝缘膜而形成，并形成为比上述栅极区域长。
-
Patent Agency Ranking
公开(公告)号：CN110875373B
公开(公告)日：2024-01-02
申请号：CN201811610604.2
申请日：2018-12-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 小林研也
IPC: H01L29/06 , H01L29/36 , H01L21/329 , H01L29/861
Abstract: 实施方式涉及半导体装置及其制造方法。一个实施方式的半导体装置具有：第1导电型的第1半导体区域、第1金属部、第1导电型的第2半导体区域、第2导电型的第3半导体区域、第1电极、第2导电型的第4半导体区域及第2电极。第1半导体区域具有第1部分及第2部分。第1金属部设置于第1部分之中及第2部分之中。第2半导体区域设置于第1部分的上方及第2部分的上方。第3半导体区域设置于第2半导体区域的一部分的上方，并位于第1部分的上方。第1电极设置于第3半导体区域的上方。第4半导体区域设置于第2半导体区域的另外的一部分的上方，位于第2部分的上方。第4半导体区域与第3半导体区域分离。第2电极设置在第4半导体区域的上方。
-
公开(公告)号：CN112447847B
公开(公告)日：2023-08-15
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
公开(公告)号：CN112447847A
公开(公告)日：2021-03-05
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
公开(公告)号：CN111613675A
公开(公告)日：2020-09-01
申请号：CN201910739050.4
申请日：2019-08-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的多个第3半导体区域、第1导电部、栅极电极及第2电极。多个第2半导体区域设置于第1半导体区域的上方。多个第3半导体区域分别选择性地设置于多个第2半导体区域的上方。第1电极隔着第1绝缘部而设置于第1半导体区域中。栅极电极设置于第1导电部及第1绝缘部的上方，并与第1导电部分离。栅极电极具有第1电极部分及第2电极部分。第2电极部分在第1方向上位于第1电极部分与多个第3半导体区域中的另一个第3半导体区域之间。在第1电极部分与第2电极部分之间设置有包含空隙的第2绝缘部。
-
公开(公告)号：CN109524466A
公开(公告)日：2019-03-26
申请号：CN201810160548.0
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备漏极层、漂移层、基极区域、源极区域、沟槽、基极接触件区域、栅极区域及场板电极。漏极层在第1方向及第2方向上扩展。漂移层形成于上述漏极层的表面。基极区域形成于上述漂移层的表面。源极区域形成于上述基极区域的表面。沟槽形成为阵列状，从上述源极区域的表面贯通上述基极区域并到达上述漂移层。基极接触件区域沿着上述第2方向而形成，与上述沟槽不邻接地从上述源极区域的表面连接到上述基极区域。栅极区域在上述沟槽的内壁隔着绝缘膜而形成。场板电极在上述栅极区域的内侧隔着绝缘膜而形成，并形成为比上述栅极区域长。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.042 seconds)
