公开(公告)号：CN104932876B

公开(公告)日：2019-06-07

申请号：CN201510121696.8

申请日：2015-03-19

Applicant: 株式会社巨晶片

Inventor： 草野隆夫

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F2212/1021 ,  G06F2212/2022 ,  G06F2212/7208 ,  Y02D10/13

Abstract: 本发明提供半导体装置及读取指令的控制方法。改善在包括储存了指令组的闪存器的系统级封装型半导体装置中的指令的读取速度。所述半导体装置具备：CPU；第一闪存器，存储通过上述CPU而执行的第一指令组；第二闪存器，存储根据在上述第一指令组中包含的预定的控制指令而执行的第二指令组，在利用上述CPU执行指令之前，判断从上述第一闪存器读取的指令是否为分支指令，并在判断为是该分支指令的情况下，指示为使上述第二闪存器利用该分支指令所示的分支目标地址值而进行读取动作，在按照该指示而使上述第二闪存器处于能够进行读取动作的状态的期间，在上述CPU的程序计数器的值与上述分支目标地址值一致的情况下，开始从上述第二闪存器读取上述第二指令组。

公开(公告)号：CN104932876A

公开(公告)日：2015-09-23

申请号：CN201510121696.8

申请日：2015-03-19

Applicant: 株式会社巨晶片

Inventor： 草野隆夫

IPC: G06F9/44

CPC classification number: G06F12/0246 ,  G06F3/0613 ,  G06F3/0659 ,  G06F3/0679 ,  G06F2212/1021 ,  G06F2212/2022 ,  G06F2212/7208 ,  Y02D10/13

Abstract: 本发明提供半导体装置及读取指令的控制方法。改善在包括储存了指令组的闪存器的系统级封装型半导体装置中的指令的读取速度。所述半导体装置具备：CPU；第一闪存器，存储通过上述CPU而执行的第一指令组；第二闪存器，存储根据在上述第一指令组中包含的预定的控制指令而执行的第二指令组，在利用上述CPU执行指令之前，判断从上述第一闪存器读取的指令是否为分支指令，并在判断为是该分支指令的情况下，指示为使上述第二闪存器利用该分支指令所示的分支目标地址值而进行读取动作，在按照该指示而使上述第二闪存器处于能够进行读取动作的状态的期间，在上述CPU的程序计数器的值与上述分支目标地址值一致的情况下，开始从上述第二闪存器读取上述第二指令组。