-
公开(公告)号：CN116841926A
公开(公告)日：2023-10-03
申请号：CN202211014058.2
申请日：2022-08-23
Applicant: 株式会社日立制作所
IPC: G06F13/16 , G06F3/06 , G06F12/0871
Abstract: 本发明提供一种抑制网络接口中的存储器瓶颈导致的性能降低的网络接口及其缓冲区控制方法。网络接口包括处理器、存储器以及处理器与存储器之间的高速缓存。处理器在存储器中确保用于存储传输数据的多个缓冲区，并管理多个缓冲区的空闲缓冲区的分配顺序。处理器使在数据传输后被释放的缓冲区返回到比分配顺序的预定位置靠前的位置。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
