-
公开(公告)号：CN107112034A
公开(公告)日：2017-08-29
申请号：CN201580072023.6
申请日：2015-05-19
Applicant: 株式会社日立制作所
IPC: G11B7/24038 , B23K26/00 , B23K26/53 , G11B7/0045 , G11B7/005 , G11B7/007
CPC classification number: G06K15/1276 , B23K26/0006 , B23K26/032 , B23K26/0624 , B23K26/0853 , B23K26/53 , B23K26/55 , B23K26/702 , B23K2103/54 , B41M3/00 , B41M5/26 , G06K1/121 , G06K15/023 , G06K15/1271 , G06K19/06037 , G06K19/06178
Abstract: 本发明的目的在于在使用激光对透明介质的内部进行制标时不会损伤美观地提高肉眼观察时或照相机拍摄时的可视性。本发明通过对透明介质的内部照射激光而在介质内部的第一以及第二层上分别形成微小变性区域。各层中的微小变性区域以在二维平面上相互错开的方式配置，参照图1。
-
公开(公告)号：CN100428194C
公开(公告)日：2008-10-22
申请号：CN200410100391.0
申请日：1999-06-30
Applicant: 株式会社日立制作所
IPC: G06F12/08 , G11C11/4091 , G11C11/4093 , G11C7/06
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 半导体存储器和高速缓存器，为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化，使用多存储体构成的宏存储器，并将数据保持在各存储体的读出放大器中，当存取命中该保持数据时，输出锁存的数据，从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率，在存取宏存储器后，存取控制电路先行发生下一地址(加上规定的位移地址)，并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号：CN1317764C
公开(公告)日：2007-05-23
申请号：CN01125142.5
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN1210869C
公开(公告)日：2005-07-13
申请号：CN00816937.3
申请日：2000-12-21
Applicant: 株式会社日立制作所
IPC: H03K19/0185
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 具备本发明的电平变换电路的半导体器件，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分，和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。
-
公开(公告)号：CN1137492C
公开(公告)日：2004-02-04
申请号：CN97181819.3
申请日：1997-02-17
Applicant: 株式会社日立制作所
IPC: G11C11/407
Abstract: 一个存储器宏(MM)，它是下列功能模块的组合：例如一个主放大器模块(13)，每个存储器体都独立工作的存储器体模块(11)，一个电源电路(14)等。存储器宏(MM)的存储容量可以很简单地通过改变存储器体模块(11)的数量来从大容量变到小容量。在存储器宏(MM)的存储器体模块(11)中的控制电路(BKCONTH)有一个附加的地址比较功能(COMP)。因此，能够高速地访问同一页而不用任何存储器宏(MM)外部的控制电路。另外，还提供了具有例如存储器访问顺序控制功能的模块(17)，并且，当进行存储器访问时，在输入/输出地址或数据的同时产生一个标识信息(ID)。因此，通过用ID来校验数据和地址之间的一致性以及控制存储器访问顺序从而改变地址输入顺序和数据输出顺序，可以实现高速的存储器访问。
-
Patent Agency Ranking
公开(公告)号：CN1126860A
公开(公告)日：1996-07-17
申请号：CN95104392.7
申请日：1995-04-10
Applicant: 株式会社日立制作所
IPC: G06F15/16
CPC classification number: G11C7/1006 , G06F17/10 , G06F17/15 , G06K9/4642
Abstract: 能以高并行度高速进行使用了二维数据运算处理的半导体集成电路，该集成电路具有二维存储阵列(MAR)、通过选择二维存储阵列的字线经数据线并行传送数据的并行数据传送电路(TRC)，用从TRC传送的数据并行进行运算处理的运算电路群(PE)，各运算电路能通过TRC存取上述二维存储阵列中连续的多条字线和数据线，多个相邻的运算电路具有重迭的二维存储阵列的数据线范围，故能对存储在二维存储阵列中的二维数据并行地进行卷积等运算。
-
公开(公告)号：CN101425299A
公开(公告)日：2009-05-06
申请号：CN200810170700.X
申请日：2008-10-30
Applicant: 株式会社日立制作所
CPC classification number: G11B7/0025 , G11B7/24006
Abstract: 本发明提供一种信息存储装置和记录介质，一边使存储区MA在z轴的周围一点一点旋转，一边从与z轴正交的方向对存储区MA照射平行光线，拍摄存储区的投影像。这时，照射的光线具有至少覆盖存储区的xy平面方向的尺寸。根据上述投影像，根据计算机X射线断层摄影术的原理，在运算单元PU通过计算，求出三维分布的小区域的数据和地址。数据的写入将用放在存储区的外部的透镜OL聚光的激光照射所希望的小区域，在相应的小区域内部发生热引起的变性，从而对光的透射率或发光特性施加变化。在将存储信息的小区域配置为x、y、z方向的三维状的信息存储装置中，防止伴随着z方向的存储区的扩大的读出信号的SN比的下降，并且提供一种写入部件。
-
公开(公告)号：CN1633712A
公开(公告)日：2005-06-29
申请号：CN01823596.4
申请日：2001-12-14
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L27/10 , H01L21/8242
CPC classification number: H01L27/10852 , H01L23/5223 , H01L27/105 , H01L27/1052 , H01L27/10814 , H01L27/10885 , H01L27/10894 , H01L27/115 , H01L2924/0002 , H01L2924/00
Abstract: 通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器，形成DRAM的存储单元电容C3，能够降低工艺成本。通过使用高电介质材料形成电容器，配置在比形成了位线(BL)的布线层更上层上，能够实现高集成化。此外，通过使用2T单元，即使在低电压中工作，也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺，能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。
-
公开(公告)号：CN1163484A
公开(公告)日：1997-10-29
申请号：CN97103057.X
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
IPC: H01L27/06
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN101465156A
公开(公告)日：2009-06-24
申请号：CN200810184164.9
申请日：2008-12-16
Applicant: 株式会社日立制作所
Abstract: 本发明提供一种信息存储装置，在固体状的介质的不接近表面的内部，呈三维状配置存储器单元，并使存储器单元具有依存于其空间坐标的电磁波的共振特性。上述介质选择存储器单元的透射共振频率的电磁波的材料。通过观测从介质外部所照射的电磁波的吸收波谱或吸收后的发射波谱，计算存储器单元的三维空间坐标。在利用了电磁波的共振现象的信息存储装置中，兼顾存储数据的高密度化和长期保存性。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.033 seconds)
