-
公开(公告)号：CN119966923A
公开(公告)日：2025-05-09
申请号：CN202510109151.9
申请日：2025-01-23
Applicant: 浙江中控研究院有限公司 , 浙江至控科技有限公司
IPC: H04L49/102 , H04L49/55 , H04L12/437
Abstract: 本发明公开了一种基于FPGA的环网交换机，针对传统单环网会因单一故障节点导致整个环网停止工作的缺陷，设计该环网交换机包括一个主模块节点和若干从模块节点，每个节点具有两个级联端口和多个连接网络设备的通信端口；将主模块节点被配置为初始工作时，接收网络设备发送的以太网数据帧通过一级联端口发送至从模块节点，同时发送故障检测数据帧至从模块节点，经过环网传输后，主模块节点的另一级联端口检测接收到的数据帧是否存在该故障检测数据帧，若不存在，则判定环网中出现故障节点；当环网通信出现故障时，主模块节点将接收的数据帧同时通过两个级联端口发送至从模块节点，使环网中存在单一故障节点时，每个从模块节点都能收到该数据帧。
-
公开(公告)号：CN115174694B
公开(公告)日：2023-08-29
申请号：CN202210791162.6
申请日：2022-07-07
Applicant: 浙江中控研究院有限公司 , 浙江至控科技有限公司
Abstract: 本发明提供了一种基于确定性通信的数据共网传输方法，包括如下步骤：上电前，确定系统主时钟确定机制、调度机制和通信扫描周期；上电后，通过所述主时钟确定机制完成各设备间的时钟同步；并按照调度机制发送传输数据。本发明中提供的基于确定性通信的数据共网传输方法，不同设备数据按照时分复用的机制传输数据，即每个设备赋予不同的时间向量的机制传输数据，同一设备内部采用按需发送强实时数据策略，优先发送实时数据策略，最后发送非实时数据策略的调度机制，能够兼容不同的传输协议来实现共网传输，且时间向量能够根据传输数据长度的变化设定，从而适应传输数据长度变化的数据传输需求。
-
公开(公告)号：CN115687200B
公开(公告)日：2023-06-13
申请号：CN202211713522.7
申请日：2022-12-30
Applicant: 浙江中控研究院有限公司
IPC: G06F13/32
Abstract: 本发明公开了一种基于FPGA应用于EPA的PCIe数据传输方法及系统。针对现有的EPA PCIe传输效率易受处理器硬件平台、操作系统影响导致传输效率变低的问题，该方法在EPA正常工作时无需处理器介入数据传输，FPGA通过PCIe直接访问处理器系统内存的方式，极大提高PCIe的传输效率，使得EPA的数据处理量大大提高，拓展了EPA的应用场景，却没有增加任何的硬件成本，反而简化了处理器PCIe的驱动设计，同时降低了处理器的负荷，使得处理器可以处理更多的其它系统事务。
-
公开(公告)号：CN118199882A
公开(公告)日：2024-06-14
申请号：CN202410366473.7
申请日：2024-03-28
Applicant: 浙江大学 , 浙江中控研究院有限公司
Abstract: 本申请提供一种高速总线系统的信息安全方法、装置、设备及介质，该方法包括：接收第一高速总线通信设备发送的源数据；对源数据进行提取，得到第一有效数据；采用SM4算法对第一有效数据和目标密钥进行加密处理，得到加密数据，并且采用SM3算法对源数据进行完整性校验，计算得到第一杂凑值；将加密数据和第一杂凑值发送至第二信息安全模块，以使得第二信息安全模块基于SM4算法和目标密钥对加密数据进行解密处理，得到第二有效数据，以使得第二信息安全模块采用SM3算法对第二有效数据进行完整性校验，计算得到第二杂凑值，以使得第二信息安全模块比对第一杂凑值和第二杂凑值，若一致，第二信息安全模块将第二有效数据发送至第二高速总线通信设备。
-
公开(公告)号：CN112948086B
公开(公告)日：2023-11-03
申请号：CN202110239565.5
申请日：2021-03-04
Applicant: 浙江中控研究院有限公司 , 浙江大学
Abstract: 本发明公开了一种可信PLC控制系统通过加入可信硬件技术与可信软件技术，在安全隔离模块基础上建立了软硬件隔离区，从硬件内存隔离、轻量级可信启动、嵌入式可信运行、实时动态监测防护以及安全通信等方面建立了一整套PLC可信硬件软件方案。其中，嵌入式可信硬件包括安全区硬件、隔离区硬件及非安全区硬件，安全区硬件构成所述PLC控制系统的嵌入式最小可运行系统，非安全区硬件实现PLC控制系统的外部通讯和存储，隔离区硬件以安全隔离模块为可信根，通过管路保护及隔离技术将安全区硬件与非安全区硬件进行连接，构成可信的通信接口和通信链路。通过本发明提供的可信PLC控制系统可实现PLC控制系统的“内生安全”，并且不影响系统的运行效率。
-
Patent Agency Ranking
公开(公告)号：CN114462105A
公开(公告)日：2022-05-10
申请号：CN202210266704.8
申请日：2022-03-18
Applicant: 浙江中控研究院有限公司
Abstract: 本发明公开了一种应用于现场可编程逻辑门阵列的程序防盗方法，包括以下步骤：上电初始化；读取非易失性存储器中预设的唯一特征值数据以及预设的密文数据；于所述唯一特征值数据和所述密文数据中择一执行预设处理动作以获取对应的比较数据；将所述比较数据与所述唯一特征值数据和所述密文数据中未执行所述预设处理动作的数据进行比较以生成对应的比较结果；在比较结果符合预设条件的情况下，继续进行后续应用程序的运行。该方法使用了非易失性存储器的唯一特征值数据作为密文，即使盗取了应用程序也无法使用，若后期维护时现场可编程逻辑门阵列芯片出现故障更换芯片即可。既增强了数据安全性，防止程序被盗取使用，又降低了维护成本。
-
公开(公告)号：CN112948086A
公开(公告)日：2021-06-11
申请号：CN202110239565.5
申请日：2021-03-04
Applicant: 浙江中控研究院有限公司 , 浙江大学
Abstract: 本发明公开了一种可信PLC控制系统通过加入可信硬件技术与可信软件技术，在安全隔离模块基础上建立了软硬件隔离区，从硬件内存隔离、轻量级可信启动、嵌入式可信运行、实时动态监测防护以及安全通信等方面建立了一整套PLC可信硬件软件方案。其中，嵌入式可信硬件包括安全区硬件、隔离区硬件及非安全区硬件，安全区硬件构成所述PLC控制系统的嵌入式最小可运行系统，非安全区硬件实现PLC控制系统的外部通讯和存储，隔离区硬件以安全隔离模块为可信根，通过管路保护及隔离技术将安全区硬件与非安全区硬件进行连接，构成可信的通信接口和通信链路。通过本发明提供的可信PLC控制系统可实现PLC控制系统的“内生安全”，并且不影响系统的运行效率。
-
公开(公告)号：CN111431652A
公开(公告)日：2020-07-17
申请号：CN202010215977.0
申请日：2020-03-24
Applicant: 浙江中控研究院有限公司
IPC: H04J3/06
Abstract: 本发明提供了一种多级时钟同步网络自适应主时钟竞争方法和系统，该方法包括：第一中间设备按照一定频率检测其与第二中间设备的连接是否断开：如果连接断开，则第一中间设备在其所在的子网络内发送主时钟竞争报文，其中，主时钟竞争报文携带第一中间设备的逻辑地址；第一中间设备判断在一定时间间隔内是否收到其他设备发送的主时钟竞争报文：若未收到其他设备发送的主时钟竞争报文，则将自身置为其所在的子网络的主时钟设备。本发明可满足复杂拓扑结构和可变拓扑结构的主时钟确定需求，提高了多级时钟同步网络的实用性、稳定性和可靠性。
-
公开(公告)号：CN111327476A
公开(公告)日：2020-06-23
申请号：CN202010126525.5
申请日：2020-02-27
Applicant: 浙江中控研究院有限公司
IPC: H04L12/24 , H04L12/911
Abstract: 本发明提供了一种基于帧预留的带宽动态调整系统及方法，该系统包括总线和连接在总线上的若干设备，其中，若至少有一个设备需要发送通信数据报文时，需要发送通信数据报文的设备进行如下操作：在发送帧预留报文中携带待发送通信数据报文的传输时长；统计所有设备的通信数据报文的传输时长并求和，并将该求和值作为通信数据报文子周期时长；根据当前通信扫描周期的起始时刻按照一定顺序发送通信数据报文；其中，通信扫描周期时长为帧预留报文子周期时长和通信数据报文子周期时长之和，帧预留报文在帧预留报文子周期发送，通信数据报文在通信数据报文子周期发送。本发明可以解决现有工业实时以太网无法适应带宽动态调整的问题。
-
公开(公告)号：CN117176660A
公开(公告)日：2023-12-05
申请号：CN202311129866.8
申请日：2023-09-04
Applicant: 浙江大学 , 浙江中控研究院有限公司
IPC: H04L47/22 , H04L47/10 , H04L47/6275 , H04L47/52
Abstract: 本发明公开一种基于FPGA实现优化TSN帧抢占IP核的系统包括：信用流量整形IP核，用于接收流量数据并基于流量数据的优先级将流量数据放入不同优先级的队列中；帧抢占调度模块，接收信用流量整形IP核发送的流量数据并向信用流量整形IP核发送调度策略切换反馈信号，可在帧抢占条件不满足的情况下，通过CBS算法为每个流量传输队列设置固定的信用值参数从而降低由长度较长的标准以太网帧或超大可抢占帧引起的高速帧延迟的问题，以及高速帧与可抢占帧的共网传输。本发明基于FPGA实现帧抢占MAC合并子层的逻辑功能，在硬件电路上实现稳定可靠的数据传输。在满足帧抢占条件时，可正常执行帧抢占流量调度功能，进而达到帧抢占功能与信用值流量整形功能的灵活切换。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.049 seconds)
