-
公开(公告)号：CN116483565A
公开(公告)日：2023-07-25
申请号：CN202310445869.6
申请日：2023-04-23
Applicant: 清华大学
IPC: G06F9/50
Abstract: 本发明涉及资源管理技术领域，具体公开一种异构CPU资源高效分配方法，包括首先获取运行数据；然后基于运行数据预测目标资源需求，其中，目标资源需求包括下一阶段对不同类型计算资源的需求量；再在可用主机中调度与目标资源需求对应的计算资源。如此，通过预测下一阶段所需的不同类型计算资源的需求量，从而在可用主机中调度对应的计算资源，使计算任务可以分配到最合适的计算资源，从而提高计算效率，也提高了计算资源整体的利用率。
-
公开(公告)号：CN104796291B
公开(公告)日：2018-05-29
申请号：CN201510203080.5
申请日：2015-04-27
Applicant: 清华大学
CPC classification number: H04L45/021 , H04L12/4625 , H04L45/28 , H04L45/38 , H04L47/2483
Abstract: 本发明提供了一种核心路由区域内路由器转发行为规范的检测方法及系统，该方法包括：获取待检测核心路由器直连周边网络设备各端口接收到的数据流，并作为待检测数据流；初始生成数据流状态表，读取并根据数据流状态表对待检测数据流进行匹配检查；若不匹配，则对待检测数据流进行状态探查以生成状态探查结果S(i)；检查数据流状态表是否需要更新，如果是，则执行该状态表更新操作；判断状态探查结果是否为触发状态，如果是，则联合待检测核心路由器各周边网络设备，计算待检测核心路由器转发行为状态r，并根据转发行为状态r判定是否存在转发行为异常，若存在，则产生告警日志结果。该检测方法可以有效检测出路由器是否存在转发行为异常。
-
公开(公告)号：CN103581181A
公开(公告)日：2014-02-12
申请号：CN201310517176.X
申请日：2013-10-28
Applicant: 清华大学
IPC: H04L29/06
Abstract: 本发明提出一种数据包捕获、处理和发送方法，包括以下步骤：根据系统的页面大小分配一个预定大小的内存空间；将内存从内核空间映射到用户地址空间以使用户程序与内核空间的内存相关联；将接收到的数据包通过直接内存存取方式依次存储到内存空间中连续的多个DMA缓冲区；用户程序通过m个线程对N个DMA缓冲区中的数据包进行并行处理，其中m为处理器的内核数；依次将N个DMA缓冲区中处理完成的数据包向外发送。本发明实现了快速捕获、并行处理、线速发送的有机结合，从而解决了零拷贝技术不能及时处理捕获的数据包的缺点，为安全审计系统提供一定的技术支持。本发明还提出一种数据包捕获、处理和发送系统。
-
-
公开(公告)号：CN101692647A
公开(公告)日：2010-04-07
申请号：CN200910093532.3
申请日：2009-10-12
Applicant: 清华大学
Abstract: 路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*288bits的V6路由表项，时钟频率为100MHz时，保证3.2Gbit/s的线速转发。利用CAM构造路由查找表，支持表项条数的动态分配，同时还负责路由表读写及维护。系统接收的IP数据包若是V4包，给V4包加一个V6包头成为V6隧道包；若是V6数据包，就不转换。然后提取包的查找信息，进行路由查找，根据返回的结果，对包进行处理：按照V4或V6转发、上交CPU处理、丢弃。
-
Patent Agency Ranking
公开(公告)号：CN101290724A
公开(公告)日：2008-10-22
申请号：CN200810114961.X
申请日：2008-06-13
Applicant: 清华大学
IPC: G09B25/02
Abstract: 一种计算机硬件系列课程的实验装置，属计算机教学实验仪器技术领域，其特征在于，包括由实验者写入代码的实验芯片；负责系统写入代码、控制板上电路、提供对于实验芯片的支持和监测、对外发出监测内容的控制芯片；负责下载程序到实验芯片和控制芯片的下载芯片，同时附带了控制芯片的通信中转；存储相关实验测试程序以及数据的存储器；数据总线上挂载的除存储器外的手拨开关、指示灯以及数码管；USB通信接口以及串口；供下载芯片存储下载内容的FLASH存储器；各类实验用接口。本发明的优点是，既满足验证性实验又满足了开放式和创新式的实验，在统一的硬件平台上实现了对于计算机硬件系列课程的实验的支持。
-
公开(公告)号：CN100387027C
公开(公告)日：2008-05-07
申请号：CN200510011111.3
申请日：2005-01-07
Applicant: 清华大学
IPC: H04L12/56
Abstract: 高速网络分流设备用线路接口卡中的包预处理电路组件属于因特网主干网分流用的高速网络分流设备技术领域，其特征在于它含有：包输入电路、经发送信息队列存储器及包缓存存储器与包输入电路相连的包输出电路，与包输入电路互连的流对应端口存储器、流生命值存储器，与流生命值存储器相连的生命值自动老化处理电路，与生命值自动老化处理电路和包输出电路互连的CPU接口电路。它对应于IPv4、IPv6包，能保证属于同一数据流的数据包全部通过相同的端口发送，并尽可能达到两个端口的负载平衡；它能实现40字节到1500字节数据包的线速度处理。
-
公开(公告)号：CN100372316C
公开(公告)日：2008-02-27
申请号：CN200510011710.5
申请日：2005-05-13
Applicant: 清华大学
Abstract: 10G网络性能测试仪流量生成与发送电路组件属于高速网络及网络设备性能技术领域，其特征在于：通过CPU接口电路把流序列、流固定配置及可变配置信息写入流生成与发送电路，再从外部SRAM接口电路取得IP包头信息，形成流数据；还从CPU接口电路把旁路数据信息送入旁路数据转发电路，形成旁路数据，上述流数据和旁路数据经缓存后送入多路选择电路，再从高速串并转换电路中输出差分数据。该组件由FPGA实现，高速串并转换电路采用ALTERA公司成型产品。因而，减少了设计复杂性和开发时间，保证了高速率情况下数据发送的正确性，也保证了电路组件的灵活性和易升级性。
-
公开(公告)号：CN1688134A
公开(公告)日：2005-10-26
申请号：CN200510011710.5
申请日：2005-05-13
Applicant: 清华大学
Abstract: 10G网络性能测试仪流量生成与发送电路组件属于高速网络及网络设备性能技术领域，其特征在于：通过CPU接口电路把流序列、流固定配置及可变配置信息写入流生成与发送电路，再从外部SRAM接口电路取得IP包头信息，形成流数据；还从CPU接口电路把旁路数据信息送入旁路数据转发电路，形成旁路数据，上述流数据和旁路数据经缓存后送入多路选择电路，再从PL4核电路中输出差分数据。该组件由FPGA实现，PL4核电路采用ALTERA公司成型产品。因而，减少了设计复杂性和开发时间，保证了高速率情况下数据发送的正确性，也保证了电路组件的灵活性和易升级性。
-
公开(公告)号：CN117240979A
公开(公告)日：2023-12-15
申请号：CN202311517209.0
申请日：2023-11-15
Applicant: 清华大学 , 蚂蚁科技集团股份有限公司
Abstract: 本发明公开了一种基于对抗鲁棒训练的人脸图像预保护方法及装置，该方法，包括基于深度神经网络构建基于学习的基础保护模型；将原始人脸图像输入至基础保护模型以输出得到基础保护噪声；基于原始人脸图像和所述基础保护噪声构建强化保护模型以输出得到原始人脸图像的强化保护图像。本发明能够直观上显著地干扰编辑模型的生成效果，实现保护的目的，同时能够在存在多种图像扰动后处理的情况下维持较好的保护性能。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.208 seconds)
