-
公开(公告)号：CN118317610A
公开(公告)日：2024-07-09
申请号：CN202410434855.9
申请日：2024-04-11
Applicant: 物元半导体技术(青岛)有限公司
IPC: H10B61/00
Abstract: 本发明涉及一种多功能芯片的制作方法，包括：在衬底上制作沟槽MOS和磁性存储器MRAM，以及，制作连接沟槽MOS与MRAM的连接结构；在衬底上制作沟槽MOS，包括：在步骤S10中，提供衬底；在步骤S20中，在衬底正面刻蚀以形成栅极沟槽；在步骤S30中，在栅极沟槽中形成栅极氧化层和多晶硅层；在步骤S40中，在栅极氧化层外周进行离子注入和扩散处理，以形成源极；在衬底背面进行离子注入和扩散处理，以形成漏极。本发明解决了现有技术中沟槽MOS与MRAM不集成的技术问题。
-
公开(公告)号：CN117497534A
公开(公告)日：2024-02-02
申请号：CN202311735476.5
申请日：2023-12-15
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L27/06 , H01L21/8234
Abstract: 本发明涉及一种芯片的制作方法，包括：在衬底上制作沟槽MOS和电容，以及，制作连接沟槽MOS与电容的连接结构。本发明解决了现有技术中沟槽MOS与电容不集成的技术问题。
-
公开(公告)号：CN119864288A
公开(公告)日：2025-04-22
申请号：CN202510025463.1
申请日：2025-01-08
Applicant: 物元半导体技术(青岛)有限公司
Abstract: 本发明涉及一种晶圆厚度测量方法、系统及存储介质，该方法包括以下步骤，S1：提供多个带有金属层的晶圆；S2：基于晶圆不同层的材质及结构在晶圆表面进行非金属区域规划，确定晶圆的非金属区域；S3：在晶圆的非金属区域内选取预定测量点，采用红外光谱干涉测量法测得预定测量点的预测厚度；S4：对各晶圆预定预测点所在的非金属区域进行切片处理，测量各晶圆切片的实际厚度；S5：基于各晶圆的预测厚度和实际厚度的差值确定各晶圆预测厚度的平均偏移量；S6：在后续晶圆厚度测量过程中基于平均偏移量对待检测晶圆的预测厚度进行偏移补偿，以获得更贴近待检测晶圆真实厚度的的厚度测量结果，有效提高了Inline制程中晶圆厚度量测的准确性。
-
公开(公告)号：CN118315331A
公开(公告)日：2024-07-09
申请号：CN202311807045.5
申请日：2023-12-26
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/768 , H01L21/56 , H01L21/60
Abstract: 本发明涉及一种芯片封装制作方法，包括如下步骤：S10，在封装上游单位的底部晶片上，沉积停止层；S20，在停止层上沉积氧化层；S30，通过刻蚀工艺，打开硅通孔，刻蚀深度为达到停止层；S40，刻蚀停止层，刻蚀深度为达到金属层。本发明解决了现有技术中芯片封装时金属层过度刻蚀的技术问题。
-
公开(公告)号：CN119864322A
公开(公告)日：2025-04-22
申请号：CN202510336105.2
申请日：2025-03-21
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本发明涉及一种半导体制造方法及半导体结构，属于半导体技术领域。半导体制造方法包括以下步骤：提供第一半导体衬底；在第一半导体衬底之上形成第一介电层；对第一介电层进行图形化以形成第一沟槽；在第一介电层之上沉积金属，以形成填充于第一沟槽内的金属填充部，以及高于第一介电层顶部所在平面的金属覆盖层；执行平坦化工艺以移除金属覆盖层，并使金属填充部的顶部与第一介电层的顶部齐平；形成覆盖在第一介电层和金属填充部之上的第一硬掩模层。通过对制造工艺进行优化，避免了表面出现凹陷等缺陷，同时降低了由于热膨胀不匹配而造成开裂的风险，提高了半导体器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN117690866A
公开(公告)日：2024-03-12
申请号：CN202311817655.3
申请日：2023-12-26
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/768 , H01L21/60 , H01L21/56
Abstract: 发明涉及一种用于芯片封装的制作方法及芯片，用于芯片封装的制作方法包括：在粘结并减薄完成的晶圆正面，沉积阻挡层，阻挡层为SIN、SIC和NDC材料中的一种或多种；在阻挡层上沉积氧化层；S30，通过刻蚀工艺形成硅通孔，硅通孔的深度为到达需要连接的结构层；S40，在硅通孔内及晶圆正面进行电化学填铜；S50，使用化学机械研磨工艺，研磨表面的铜层和氧化层，研磨深度为到达阻挡层；S60，对阻挡层上的残余铜进行精研磨工艺，将阻挡层上的残余铜研磨至无残留。本发明解决了现有技术研磨铜工艺中铜过研磨和铜残留的技术问题。
-
公开(公告)号：CN117644465A
公开(公告)日：2024-03-05
申请号：CN202311864735.4
申请日：2023-12-29
Applicant: 物元半导体技术(青岛)有限公司
IPC: B24B37/005 , B24B37/015 , B24B55/02 , B24B53/017
Abstract: 本发明涉及一种化学机械研磨方法，包括以下步骤：提供一化学机械研磨装置和一形成有金属层的晶圆；使用化学机械研磨装置对晶圆表面的金属层进行化学机械研磨，将对金属层进行化学机械研磨的全过程划分为第一阶段和第二阶段；第一阶段将金属层研磨至预定厚度；第二阶段继续研磨剩余的金属层，直至完全去除晶圆表面的金属层；在第一阶段中加入中间过渡阶段，中间过渡阶段控制研磨头远离研磨晶圆的研磨垫，并对研磨垫进行降温和修整。本发明通过在研磨过程中插入中间过渡阶段对研磨垫进行降温和修整，有效避免了机械研磨产生的热量和研磨副产物影响研磨中的化学作用，降低了研磨后晶圆表面存在金属残留的概率，提高了晶圆的生产效率和产品质量。
-
公开(公告)号：CN118315331B
公开(公告)日：2025-01-14
申请号：CN202311807045.5
申请日：2023-12-26
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/768 , H01L21/56 , H01L21/60
Abstract: 本发明涉及一种芯片封装制作方法，包括如下步骤：S10，在封装上游单位的底部晶片上，沉积停止层；S20，在停止层上沉积氧化层；S30，通过刻蚀工艺，打开硅通孔，刻蚀深度为达到停止层；S40，刻蚀停止层，刻蚀深度为达到金属层。本发明解决了现有技术中芯片封装时金属层过度刻蚀的技术问题。
-
公开(公告)号：CN119069409A
公开(公告)日：2024-12-03
申请号：CN202411556268.3
申请日：2024-11-04
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/68 , H01L21/768 , H01L23/544 , H01L23/48
Abstract: 本发明属于半导体加工技术领域，具体涉及一种先进封装TSV标识对准封装方法、封装结构及封装对准系统。从键合面一侧对准标识所在位置加工TSV窗口槽结构，能够从晶圆的键合面TSV窗口槽结构的位置识别晶圆背面的对准标识；由键合面一侧沉积氧化物介质，氧化物介质具有透明度，以能够从晶圆的键合面识别所述对准标识；在氧化物介质表面沉积光刻胶，刻蚀并去除刻蚀后的光刻胶；根据对准标识，对准晶圆和载体衬底，完成芯片封装。该方法基于封装对准系统实现。封装结构和封装对准系统均可以用于封装方法。光刻过程中，将光刻胶涂覆在氧化物介质层的表面，可以解决直接向TSV窗口槽中填充光刻胶，造成光刻胶填充深度过深，清洗不净的问题。
-
公开(公告)号：CN117877972A
公开(公告)日：2024-04-12
申请号：CN202311764336.0
申请日：2023-12-20
Applicant: 物元半导体技术(青岛)有限公司
IPC: H01L21/3105 , H01L23/528
Abstract: 本发明涉及一种半导体制造方法及半导体结构，其中，半导体制造方法至少包括以下步骤：提供一待平坦化的底层结构，底层结构的表面不平整且具有至少一个台阶；在底层结构之上形成第一介质层，第一介质层的表面由于底层结构表面的台阶而形成高度差，高度差最大处为4～5μm；对第一介质层的表面执行第一次化学机械研磨；在研磨后的第一介质层之上形成第二介质层；对第二介质层的表面执行第二次化学机械研磨直至表面达到键合要求。通过该方法可以降低半导体结构表面较大的台阶差，获得较好的平坦度，满足键合要求。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.044 seconds)
