公开(公告)号：CN101164241B

公开(公告)日：2012-05-30

申请号：CN200680013905.6

申请日：2006-04-20

Applicant: 索尼株式会社

Inventor： 横川峰志 ,  山本真纪子 ,  中根美沙

IPC: H03M13/19

CPC classification number: H03M13/1168 ,  H03M13/1137 ,  H03M13/116 ,  H03M13/1185 ,  H03M13/6502 ,  H03M13/6516 ,  H03M13/6561

Abstract: 本发明涉及一种编码设备和编码方法，通过所述编码设备和编码方法，可以降低电路规模，而不改变线性码的编码操作速度。加法器13以六行为单位针对每行对从循环移位电路12提供的六位的信息字D13和与信息相对应的校验矩阵H的信息部分的乘积进行累积运算，并且将累积运算值作为和D15提供给RAM 14。RAM 14存储和D15。此外，RAM 14依次读出已存储的两位的和D16，并且将所读出的和D16作为和D17通过交织器15提供给累加器16。累加器16对和D17进行累积运算，并且将作为累积运算结果获得的和D18作为码字c的奇偶位p通过选择器17输出。本发明可以应用于发射卫星广播的广播站的设备。

公开(公告)号：CN101164241A

公开(公告)日：2008-04-16

申请号：CN200680013905.6

申请日：2006-04-20

Applicant: 索尼株式会社

Inventor： 横川峰志 ,  山本真纪子 ,  中根美沙

IPC: H03M13/19

CPC classification number: H03M13/1168 ,  H03M13/1137 ,  H03M13/116 ,  H03M13/1185 ,  H03M13/6502 ,  H03M13/6516 ,  H03M13/6561

Abstract: 本发明涉及一种编码设备和编码方法，通过所述编码设备和编码方法，可以降低电路规模，而不改变线性码的编码操作速度。加法器13以六行为单位针对每行对从循环移位电路12提供的六位的信息字D13和与信息相对应的校验矩阵H的信息部分的乘积进行累积运算，并且将累积运算值作为和D15提供给RAM14。RAM14存储和D15。此外，RAM14依次读出已存储的两位的和D16，并且将所读出的和D16作为和D17通过交织器15提供给累加器16。累加器16对和D17进行累积运算，并且将作为累积运算结果获得的和D18作为码字c的奇偶位p通过选择器17输出。本发明可以应用于发射卫星广播的广播站的设备。