一种低成本小卫星重要数据容错方法

    公开(公告)号:CN112000526B

    公开(公告)日:2023-11-10

    申请号:CN202010879195.7

    申请日:2020-08-27

    Abstract: 一种低成本小卫星重要数据容错方法,每条程控指令除包含任务号、时间、指令码外,还包含纠错编码,程控指令上注时星务主机校验正确后将指令及相应纠错码进行存储。当程控指令执行前或星务中心计算机运行周期检错程序时,通过纠错编码对程控指令进行检错和纠错。本发明可针对不同长度的数据进行纠错编码,达到kbit长度数据可以检测2bit错误,纠正1bit错误的能力。本发明的方法同硬件EDAC相比通用性好,不需要增加硬件EDAC芯片或FPGA,非常利于基于商用货架产品的低成本卫星实现;同传统三模冗余方法比较可在很大程度上节约存储空间,且可以周期性刷新,克服长期在轨运行由于单粒子翻转积累造成的三模冗余方法失效的问题。

    一种小卫星程控数据容错方法

    公开(公告)号:CN113608924A

    公开(公告)日:2021-11-05

    申请号:CN202110728296.9

    申请日:2021-06-29

    Abstract: 本发明提供了一种卫星程控数据容错方法,包括如下步骤:S1、对每条程控数据的信息部分进行循环码编码,得到程控数据的纠错码,程控数据的信息部分及其对应的纠错码共同组成程控数据;S2、将多条编码后的程控数据组成上注程控帧,上注至星务中心计算机,所述上注程控帧包括同步字、帧长度、N条程控数据的信息部分及纠错码、CRC校验值,N大于等于1;S3、星务中心计算机收到上注程控帧后,判断同步字、帧长及CRC校验值是否正确,均正确,则将N条程控数据进行存储;否则,将上注程控帧丢弃;S4、星务中心计算机对存储的每条程控数据执行检错纠错。本发明不改变原硬件结构,不需增加硬件EDAC芯片或FPGA,实现程控数据检错纠错。

    一种低成本小卫星重要数据容错方法

    公开(公告)号:CN112000526A

    公开(公告)日:2020-11-27

    申请号:CN202010879195.7

    申请日:2020-08-27

    Abstract: 一种低成本小卫星重要数据容错方法,每条程控指令除包含任务号、时间、指令码外,还包含纠错编码,程控指令上注时星务主机校验正确后将指令及相应纠错码进行存储。当程控指令执行前或星务中心计算机运行周期检错程序时,通过纠错编码对程控指令进行检错和纠错。本发明可针对不同长度的数据进行纠错编码,达到kbit长度数据可以检测2bit错误,纠正1bit错误的能力。本发明的方法同硬件EDAC相比通用性好,不需要增加硬件EDAC芯片或FPGA,非常利于基于商用货架产品的低成本卫星实现;同传统三模冗余方法比较可在很大程度上节约存储空间,且可以周期性刷新,克服长期在轨运行由于单粒子翻转积累造成的三模冗余方法失效的问题。

Patent Agency Ranking