-
公开(公告)号：CN117645275A
公开(公告)日：2024-03-05
申请号：CN202311683569.8
申请日：2023-12-07
Applicant: 芯联集成电路制造股份有限公司
Inventor： 李忠仁
Abstract: 本发明提供一种MEMS器件的应力测试结构及其制备方法、应力测试方法，该应力测试结构包括：基底，基底包括第一表面和与第一表面相背的第二表面；振膜，位于基底的第一表面上，振膜包括第一区域和包围第一区域的第二区域，第一区域和第二区域彼此分离，第一区域呈形变状态，第二区域搭接于基底；背板层，部分背板层悬置于振膜上方，背板层与振膜之间形成有空腔，空腔至少露出振膜的第一区域，部分背板层贯穿空腔并与振膜的第一区域的部分表面接触相连；背腔，自基底的第二表面贯穿基底并露出振膜的第一区域。基于本发明的应力测试结构和测试方法能够测量得到MEMS器件的振膜在工艺流程结束后的应力。
-
公开(公告)号：CN119730283A
公开(公告)日：2025-03-28
申请号：CN202411821994.3
申请日：2024-12-11
Applicant: 芯联集成电路制造股份有限公司
Abstract: 本发明提供一种LDMOS器件及其制造方法，该方法包括：提供半导体衬底；在半导体衬底的表面上形成具有开口的光刻胶层，开口至少露出半导体衬底预定形成漏区的区域的表面，光刻胶层覆盖第一区域对应的部分表面，体区预定位于漂移区远离漏区的一侧；至少对开口露出的第一区域执行第一次第一导电类型离子注入；对光刻胶层进行修整工艺，以扩大开口；以修整后的光刻胶层为掩膜，至少对开口露出的第一区域执行第二次第一导电类型离子注入；重复执行修整工艺和第一导电类型离子注入的步骤至少一次，漂移区包括多个掺杂浓度不同的注入区，沿着从漏区到体区的方向，多个注入区的掺杂浓度逐渐减小，从而提高击穿电压并降低比导通电阻。
-
Search Results
2
records
(took 0.03 seconds)
