-
公开(公告)号：CN117136357A
公开(公告)日：2023-11-28
申请号：CN202180096647.7
申请日：2021-06-21
Applicant: 英特尔公司
IPC: G06F12/06
Abstract: 集成电路的实施例可包括通信地耦合至两个或更多个子非均匀存储器访问集群(SNC)的电路系统，该电路系统用于根据从对指定的存储器空间进行初始化的请求指示的SNC存储器分配策略在两个或更多个SNC中分配指定的存储器空间。装置的实施例可包括：解码电路系统，用于对单个指令进行解码，该单个指令包括用于操作码的字段；以及执行电路系统，用于根据操作码来执行经解码的指令，以提供指示的SNC存储器分配策略(例如，SNC策略提示)。公开并要求保护其他实施例。
-
-
公开(公告)号：CN115729618A
公开(公告)日：2023-03-03
申请号：CN202210906476.6
申请日：2022-07-29
Applicant: 英特尔公司
Abstract: 本申请公开了BFLOAT16算术指令。描述了用于对BF16值执行算术操作的技术。示例性指令包括用于以下各项的字段：操作码、第一紧缩数据源操作对象的位置的标识、第二紧缩数据源操作对象的位置的标识、以及紧缩数据目的地操作对象的位置的标识，其中，操作码用于指示出算术操作执行电路要进行：针对所标识的紧缩数据源操作对象的每个数据元素位置、按BF16格式对该数据元素位置中的BF16数据元素执行算术操作，以及将每个算术操作的结果存储到所标识的紧缩数据目的地操作对象的对应数据元素位置中。
-
公开(公告)号：CN104919416B
公开(公告)日：2017-09-05
申请号：CN201380062559.0
申请日：2013-06-30
Applicant: 英特尔公司
CPC classification number: G06F9/30021 , G06F9/30018 , G06F9/30036 , G06F9/30109 , G06F9/30145 , G06F9/30185 , G06F9/3838 , G06F9/3887
Abstract: 指令和逻辑提供SIMD地址冲突检测功能。一些实施例包括具有寄存器的处理器，所述寄存器具有可变的多个数据字段，每一个数据字段将数据元素的偏移存储在存储器中。目的寄存器具有相对应的数据字段，这些数据字段中的每一个存储可变的第二多个位，以存储具有针对每一个偏移的掩码位的冲突掩码。响应于对矢量冲突指令进行解码，执行单元比较每一个数据字段与每个较不重要的数据字段中的偏移，以确定它们是否保存着匹配的偏移，以及在目的寄存器中的相对应的冲突掩码中，设置与具有匹配偏移的较不重要的数据字段相对应的任何掩码位。矢量地址冲突检测可以与可变尺寸的元素一起使用，并生成冲突掩码以解决在聚集‑修改‑分散SIMD操作中的相关性。
-
公开(公告)号：CN101088075A
公开(公告)日：2007-12-12
申请号：CN200580044884.X
申请日：2005-12-27
Applicant: 英特尔公司
IPC: G06F12/08
CPC classification number: G06F12/084 , G06F12/0833 , G06F12/0846 , G06F12/0853 , G06F2212/271
Abstract: 公开了用于设计和操作在多核处理器中的分布式共享高速缓存的系统和方法。在一个实施例中，共享高速缓存可以分布在多个高速缓存单元中。就访问等待时间而言，每个高速缓存单元可以最靠近其中一个处理器内核。在一个实施例中，从存储器提取的高速缓存行可以最初被放置在不是与发出请求的处理器内核最靠近的高速缓存单元中。当发出请求的处理器内核对那个高速缓存行重复访问时，可以将它在高速缓存单元之间移动或在一个高速缓存单元内移动。由于在高速缓存内移动高速缓存行的能力，在各种实施例中，可以使用具体的搜索方法来定位特定高速缓存行。
-
Patent Agency Ranking
公开(公告)号：CN115729617A
公开(公告)日：2023-03-03
申请号：CN202210906473.2
申请日：2022-07-29
Applicant: 英特尔公司
Abstract: 本申请公开了BFLOAT16融合乘法指令。描述了用于响应于指令而执行BF16FMA的技术。在一些示例中，指令包括用于以下各项的字段：操作码、紧缩数据源/目的地操作对象(第一源)的位置的标识、第二紧缩数据源操作对象的位置的标识、第三紧缩数据源操作对象的位置的标识、以及紧缩数据源/目的地操作对象的位置的标识，其中，操作码用于指示出操作对象排序并且指示出执行电路要进行：针对每一数据元素位置使用第一、第二和第三源操作对象执行BF16值融合乘法‑累加操作，以及将结果存储在源/目的地操作对象的对应数据元素位置中。
-
公开(公告)号：CN111752606A
公开(公告)日：2020-10-09
申请号：CN202010112705.8
申请日：2020-02-24
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 本申请公开了用于对多个数据元素值执行约简操作的方法和装置。本文中详述的实施例关于对多个数据元素值的约简操作。在一个实施例中，处理器包括用于对指令解码的解码电路以及用于执行经解码的指令的执行电路。该指令指定包含多个数据元素值的第一输入寄存器、包含多个索引的第一索引寄存器、以及输出寄存器，其中，多个索引中的每个索引映射至第一输入寄存器的一个唯一的数据元素位置。执行包括：基于索引标识彼此相关联的数据元素值；基于标识对相关联的数据元素值执行一个或多个约简操作；以及将一个或多个约简操作的结果存储在输出寄存器中。
-
公开(公告)号：CN104603745B
公开(公告)日：2018-09-11
申请号：CN201380045583.3
申请日：2013-06-12
Applicant: 英特尔公司
Abstract: 处理器执行掩码更新指令以执行对第一掩码寄存器和第二掩码寄存器的更新。处理器内的寄存器组包括第一掩码寄存器和第二掩码寄存器。处理器包括用于执行掩码更新指令的执行电路。响应于掩码更新指令，执行电路用于反转第一掩码寄存器中给定数量的掩码位，并且还用于反转第二掩码寄存器中给定数量的掩码位。
-
公开(公告)号：CN104603745A
公开(公告)日：2015-05-06
申请号：CN201380045583.3
申请日：2013-06-12
Applicant: 英特尔公司
CPC classification number: G06F9/30036 , G06F9/30018 , G06F9/30032 , G06F9/3013
Abstract: 处理器执行掩码更新指令以执行对第一掩码寄存器和第二掩码寄存器的更新。处理器内的寄存器组包括第一掩码寄存器和第二掩码寄存器。处理器包括用于执行掩码更新指令的执行电路。响应于掩码更新指令，执行电路用于反转第一掩码寄存器中给定数量的掩码位，并且还用于反转第二掩码寄存器中给定数量的掩码位。
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.047 seconds)
