-
公开(公告)号：CN118678386A
公开(公告)日：2024-09-20
申请号：CN202311849547.4
申请日：2023-12-29
Applicant: 英特尔公司
Abstract: 例如，第一非接入点(AP)(非AP)无线通信站(STA)和/或AP可以被配置为传送与E2E业务流相对应的端到端(E2E)服务质量(QoS)信息。例如，非AP STA可以被配置为在流分类服务(SCS)描述符元素中设置E2E QoS信息。例如，E2E QoS信息可以被配置为指示在所述第一非AP STA和第二非AP STA之间传送的E2E业务流的E2E QoS要求。例如，非AP STA可以被配置为向所述AP发送SCS请求。例如，SCS请求可以包括所述SCS描述符元素。
-
公开(公告)号：CN110035459B
公开(公告)日：2023-06-16
申请号：CN201910115382.5
申请日：2016-05-19
Applicant: 英特尔公司
Abstract: 网络通信设备包括：物理层(PHY)电路，配置为发送和接收射频电信号以与一个或多个分离的网络设备直接通信；和介质访问控制层(MAC)电路。MAC电路配置为：发起包括周边感知联网(NAN)公共动作帧的分组消息的传输；从第二网络设备接收包括一个或多个服务质量(QoS)要求的数据连接请求消息；发起包括数据交换时间窗口信息和信道信息的数据连接响应消息的传输，以及根据数据交换时间窗口信息和信道信息与第二网络设备设备到设备地传送数据。
-
公开(公告)号：CN107430537B
公开(公告)日：2021-08-24
申请号：CN201680012438.9
申请日：2016-03-07
Applicant: 英特尔公司
Abstract: 存储器子系统中的错误校正包括在执行内部错误检测和校正之后生成内部校验比特，以及向存储器控制器提供内部校验比特的存储器设备。存储器设备响应于来自存储器控制器的读取请求，执行内部错误检测以检测读取数据中的错误。如果在读取数据中检测到错误，则存储器设备选择性地执行内部错误校正。存储器设备在执行内部错误检测和校正之后，生成指示针对读取数据的错误向量的校验比特，并且响应于读取请求，将校验比特与读取数据一起提供给存储器控制器。存储器控制器可以应用校验比特用于存储器设备外部的错误校正。
-
公开(公告)号：CN111932435A
公开(公告)日：2020-11-13
申请号：CN202010802305.X
申请日：2018-05-07
Applicant: 英特尔公司
Abstract: 本申请公开了用于机器学习操作的经优化计算硬件。一个实施例提供了用于执行机器学习操作的计算设备，该计算设备包括：获取单元，用于获取具有多个输入操作数的单个指令，其中，所述多个操作数具有不相等的位长度，具有第一位长度的第一输入和具有第二位长度的第二输入；解码单元，用于将单个指令解码成经解码的指令；操作数长度单元，用于确定第一位长度和第二位长度中的较小位长度；以及计算单元，用于对多个输入操作数执行矩阵操作以生成具有较小位长度的位长度的输出值。
-
公开(公告)号：CN110135575A
公开(公告)日：2019-08-16
申请号：CN201811549383.2
申请日：2018-12-18
Applicant: 英特尔公司
IPC: G06N3/08
Abstract: 本文中描述的实施例提供了一种用于配置神经网络的分布式训练的系统，所述系统包括：存储器,用于存储库，以在所述神经网络的分布式训练期间促进数据传输；网络接口，用于实现发送和接收与一组工作者节点相关联的配置数据，所述工作者节点被配置成执行所述神经网络的分布式训练；以及处理器，用于执行由所述库提供的指令，所述指令用于使所述处理器创建一组或多组工作者节点，基于在所述神经网络的分布式训练期间在所述工作者节点之间传输的消息的通信模式来创建所述一组或多组工作者节点。
-
Patent Agency Ranking
公开(公告)号：CN110069282A
公开(公告)日：2019-07-30
申请号：CN201811580246.5
申请日：2018-12-24
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 一种用于乘法-累加操作的装置和方法。例如，处理器的一个实施例包括：解码器，用于对指令解码；第一源寄存器，用于存储第一多个紧缩字；第二源寄存器，用于存储第二多个紧缩字；第三源寄存器，用于存储多个紧缩四字；执行电路，用于执行第一指令，该执行电路包括：扩展电路，用于对第一和第二多个紧缩字进行符号扩展或零扩展，以生成与第一和第二多个紧缩字对应的第一和第二多个双字；乘法器电路，用于将第一多个双字中的每个双字与第二多个双字中的对应双字相乘以生成多个临时乘积；加法器电路，用于将临时乘积的至少第一集合相加以生成第一临时和；累加电路，用于将第一临时和与来自第三源寄存器中的第一四字位置的第一紧缩四字值结合以生成第一经累加的四字结果；目的地寄存器，用于将第一经累加的四字结果存储在第一四字位置中。
-
公开(公告)号：CN119151768A
公开(公告)日：2024-12-17
申请号：CN202411176247.9
申请日：2018-05-04
Applicant: 英特尔公司
Abstract: 一个实施例提供图形处理单元以执行与神经网络相关联的计算，图形处理单元包括：计算单元，其包括具有动态精度定点逻辑的硬件逻辑单元；解码单元，其对指令解码以用于由计算单元执行，指令使计算单元对一组动态定点张量执行矩阵算术运算；以及动态精度管理器，其动态地调节在矩阵算术运算期间由计算单元执行的计算操作的精度，动态精度管理器调节，其调节计算操作的精度以防止算术溢出。
-
公开(公告)号：CN119110383A
公开(公告)日：2024-12-10
申请号：CN202311871176.X
申请日：2023-12-29
Applicant: 英特尔公司
Inventor： J·佩雷斯-拉米雷斯 , D·达斯 , D·A·卡瓦尔坎蒂 , J·塞格夫
Abstract: 站(STA)当操作为用于时间同步网络(TSN)中的多个发起STA(ISTA)的时间同步的响应STA(RSTA)时，可以在协商阶段期间确定意图参与一个或多个测量阶段的每一个ISTA请求被轮询还是请求不被轮询。对于请求被轮询的ISTA，RSTA可以在执行一个或多个测量阶段中的每一个之前执行轮询阶段。对于请求不被轮询的ISTA，RSTA可以在执行一个或多个测量阶段中的每一个之前抑制执行轮询阶段。对于请求不被轮询的ISTA，RSTA可以直接触发测量阶段。通过将ISTA分组为轮询组和非轮询组，实现效率提升。
-
公开(公告)号：CN117812629A
公开(公告)日：2024-04-02
申请号：CN202311108464.X
申请日：2023-08-30
Applicant: 英特尔公司
Abstract: 对于无线局域网(WLAN)感测，非接入点(AP)站(STA)向接入点站(AP)发送测量建立查询帧，以用信号通知STA的一个或多个首选时间窗口，其指示STA何时可供与AP执行WLAN感测。响应于测量建立查询帧，STA接收从AP接收的测量建立请求帧。测量建立请求帧可以指示在STA的首选时间窗口之一内的或是不在STA的首选时间窗口之一内的新提议的时间窗口的时间窗口。当所指示的时间窗口在首选时间窗口之一内时，STA可以向AP发送测量建立响应帧，以指示接受。当所指示的时间窗口对于STA执行WLAN感测过程是不可接受的时，STA可以发送测量建立响应帧，以指示拒绝。
-
公开(公告)号：CN109478139B
公开(公告)日：2024-01-23
申请号：CN201680087616.4
申请日：2016-09-27
Applicant: 英特尔公司
Abstract: 访问请求的存储器访问。描述了涉及共享存储器中的访问同步的系统、方法和装置。在一个实施例中，处理器包括：解码器，用于将指令解码为经解码的指令；以及执行单元，用于执行经解码的指令以：接收将被跟踪的存储器地址的第一输入操作数以及对该存储器地址的所允许的存储器访问的序列的第二输入操作数；以及引起阻止违反对存储器地址的所允许的存储器访问的序列的存储器访问。在一个实施例中，与执行单元分开的电路将用于存储器访问请求的存储器地址与跟踪表中的一个
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.051 seconds)
