-
公开(公告)号：CN1237449C
公开(公告)日：2006-01-18
申请号：CN98813536.1
申请日：1998-10-23
Applicant: 英特尔公司
Inventor： H·H·李
IPC: G06F11/26
CPC classification number: G01R31/31858
Abstract: 一种利用多路扫描触发器(62、68、75、81和87)测试与定时有关的缺陷的方法和装置。在一个实施例中，利用延时电路(54)作为测试电路的多路扫描触发器(62、68、75、81和87)接收的扫描使能信号的缓冲器。扫描方式信号首先发送到延时电路(54)，然后将扫描方式信号分布到多路扫描触发器(62、68、75、81和87)。由于延时电路(54)可作为许多多路扫描触发器(62、68、75、81和87)的缓冲器，因此，扫描方式信号首先发送到数量较少的延时电路(54)，而不是分布在整个集成电路上的几千个多路扫描触发器(62、68、75、81和87)上。此外，在一个实施例中，延时电路延时一个时钟周期传输扫描使能信号的有效-无效变化，与系统时钟周期同步的扫描方式信号的有效-无效变化没有经过一个时钟周期的延时进行传输。根据本发明，多路扫描触发器(62、68、75、81和87)可以在较低的扫描速度下加载和卸载测试数据。
-
公开(公告)号：CN1284182A
公开(公告)日：2001-02-14
申请号：CN98813536.1
申请日：1998-10-23
Applicant: 英特尔公司
Inventor： H·H·李
IPC: G06F11/26
CPC classification number: G01R31/31858
Abstract: 一种利用多路扫描触发器(62、68、75、81和87)测试与定时有关的缺陷的方法和装置。在一个实施例中,利用延时电路(54)作为测试电路的多路扫描触发器(62、68、75、81和87)接收的扫描使能信号的缓冲器。扫描方式信号首先发送到延时电路(54),然后将扫描方式信号分布到多路扫描触发器(62、68、75、81和87)。由于延时电路(54)可作为许多多路扫描触发器(62、68、75、81和87)的缓冲器,因此,扫描方式信号首先发送到数量较少的延时电路(54),而不是分布在整个集成电路上的几千个多路扫描触发器(62、68、75、81和87) 上。此外,在一个实施例中,延时电路延时一个时钟周期传输扫描使能信号的有效一无效变化,与系统时钟周期同步的扫描方式信号的有效一无效变化没有经过一个时钟周期的延时进行传输。根据本发明,多路扫描触发器(62、68、75、81和87)可以在较低的扫描速度下加载和卸载测试数据。
-
公开(公告)号：CN101529751B
公开(公告)日：2014-04-02
申请号：CN200780039779.6
申请日：2007-10-25
Applicant: 英特尔公司
CPC classification number: H04B7/2606 , H04B7/2656 , H04W28/06 , H04W88/04
Abstract: 将FCH位置映射到前导码序列集，以允许三个以上的站以最小化的或降低的干扰来发射其FCH。当每个DL中继段中站的数量低于不同FCH位置的数量(L)时，可以将较低干扰环境提供用于在DL中继段内发送FCH。在DL中继段中具有L个以上的站的情况下，可以通过将同一个FCH位置分配给相互远离的RS来实现用于FCH传输的降低干扰环境。
-
公开(公告)号：CN101529751A
公开(公告)日：2009-09-09
申请号：CN200780039779.6
申请日：2007-10-25
Applicant: 英特尔公司
CPC classification number: H04B7/2606 , H04B7/2656 , H04W28/06 , H04W88/04
Abstract: 将FCH位置映射到前导码序列集，以允许三个以上的站以最小化的或降低的干扰来发射其FCH。当每个DL中继段中站的数量低于不同FCH位置的数量(L)时，可以将较低干扰环境提供用于在DL中继段内发送FCH。在DL中继段中具有L个以上的站的情况下，可以通过将同一个FCH位置分配给相互远离的RS来实现用于FCH传输的降低干扰环境。
-
-
-
Search Results
4
records
(took 0.016 seconds)
