-
公开(公告)号:CN106716363B
公开(公告)日:2021-04-09
申请号:CN201580051976.4
申请日:2015-07-23
Applicant: 英特尔公司
Inventor: M·阿布达拉
Abstract: 用于不可知的运行时架构的系统。该系统包括系统仿真/虚拟化转换器、应用代码转换器以及转换器,其中系统仿真/虚拟化转换器和应用代码转换器实现系统仿真过程。系统转换器实现用于执行来自访客镜像的代码的系统和应用转换过程,其中系统转换器或系统仿真器访问包括多个访客分支指令的多个访客指令,并且将多个访客指令组装到访客指令块中。系统转换器还将访客指令块变换为对应的本机转换块、将本机转换块存储到本机高速缓存中、以及将访客指令块到对应的本机转换块的映射存储在转换后备缓冲器中。在对访客指令的后续请求后,索引转换后备缓冲器以确定命中是否发生,其中映射指示访客指令在本机高速缓存中具有对应的被转换的本机指令,并且响应于命中转发经变换的本机指令以供执行。
-
公开(公告)号:CN104583939B
公开(公告)日:2018-02-23
申请号:CN201380043002.2
申请日:2013-06-11
Applicant: 英特尔公司
Inventor: M·阿布达拉
IPC: G06F9/30
CPC classification number: G06F12/0831 , G06F9/30047 , G06F9/3834 , G06F12/0862 , G06F2212/6028 , G06F2212/621
Abstract: 在处理器中,一种用于过滤存储以防止所有存储都必须针对高速缓存的所有字进行嗅探检查的方法。该方法包括:实现高速缓存,其中存储针对地址匹配嗅探高速缓存以保持相干性;如果多个核心之中的给定核心从高速缓存线的一部分进行加载,则通过使用访问掩码来标记该部分;在执行到高速缓存线的后续存储时检查访问掩码;以及当到高速缓存线的该部分的后续存储在访问掩码中见到来自加载的在先标记时,引发缺失预测。
-
公开(公告)号:CN104583975B
公开(公告)日:2017-07-14
申请号:CN201380043007.5
申请日:2013-06-14
Applicant: 英特尔公司
Inventor: M·阿布达拉
IPC: G06F12/02
CPC classification number: G06F9/30043 , G06F9/30032 , G06F9/3826 , G06F9/3834 , G06F9/3855 , G06F9/3857
Abstract: 在处理器中,一种无消歧乱序加载存储队列方法。该方法包括:实现能够被多个异步核心访问的存储器资源;实现存储退出缓冲器,其中来自存储队列的存储具有按照原始程序顺序的存储退出缓冲器中的条目;在分派来自加载队列的后续加载时,在存储退出缓冲器中搜索地址匹配。该方法还包括:在其中存在多个地址匹配的情况下,通过针对第一匹配扫描存储退出缓冲器来定位正确的转发条目;以及将来自第一匹配的数据转发至后续加载。
-
公开(公告)号:CN106796506A
公开(公告)日:2017-05-31
申请号:CN201580025114.4
申请日:2015-05-12
Applicant: 英特尔公司
Abstract: 用于向自修改访客代码提供支持的方法和装置。装置包括存储器、硬件缓冲器和处理器。处理器被配置成将访客代码转换成本机代码并且将等同于访客代码的转换得到的本机代码存储到处理器的代码高速缓存部分中。处理器还被配置成维护被配置用于跟踪转换后的代码在代码高速缓存中的相应位置的硬件缓冲器。硬件缓冲器基于对与转换后的代码在代码高速缓存中的相应位置相关联的存储器中的相应位置的相应访问来被更新。处理器还被配置成执行在访问硬件缓冲器之后修改存储器位置的请求。
-
公开(公告)号:CN102169427A
公开(公告)日:2011-08-31
申请号:CN201110076943.9
申请日:2007-06-30
Applicant: 英特尔公司
IPC: G06F9/315
CPC classification number: G06F9/30032 , G06F9/30036
Abstract: 本发明涉及实施混洗指令的设备、方法和操纵数据操作数的设备。根据本发明的方法包括:在第一级第一多路复用器中接收第二数据操作数的第一部分和第一数据操作数;在第一级第二多路复用器中接收第一数据操作数的第一部分和第二数据操作数的第二部分;在第二级第三多路复用器中接收来自第一级第一多路复用器的选择的部分;在第二级第四多路复用器中接收来自第一级第二多路复用器的选择的部分;基于局部控制信号在数据操纵器中操纵来自第二级第三多路复用器和第二级第四多路复用器的选择的部分;在第三级多路复用器中接收数据操纵器的输出,其中第三级多路复用器用于输出混洗指令的结果。
-
公开(公告)号:CN1242546A
公开(公告)日:2000-01-26
申请号:CN99107546.3
申请日:1999-03-31
Applicant: 英特尔公司
IPC: G06F9/22
Abstract: 本申请公开了一种在一以多微指令实现的交错执行的系统中更新体系状态的方法和装置。依据本发明的一方面,提供一种方法,在该方法中将一宏指令解码成一第一和第二微指令。宏指令在一段数据上指定一操作,执行第一和第二微指令分别使所说的操作在数据段的不同部分上运行。该方法还要求与第二微指令无关地执行第一微指令(例如,在不同时间),并且检测所说的第二微指令将不引起任何不可恢复的异常。然后将第一微指令的结果用于在比所说的第二微指令早一时钟周期更新体系状态。
-
公开(公告)号:CN108427574B
公开(公告)日:2022-06-07
申请号:CN201810449173.X
申请日:2011-11-22
Applicant: 英特尔公司
Inventor: M·阿布达拉
Abstract: 本发明涉及微处理器加速的代码优化器。一种用于加速微处理器的代码优化的方法。该方法包括使用指令提取部件来提取传入的微指令序列并且向解码部件传送所提取的宏指令用于解码成微指令。通过将微指令序列重排序成包括多个依赖代码组的优化的微指令序列来执行优化处理。向微处理器流水线输出优化的微指令序列用于执行。优化的微指令序列的副本存储到序列高速缓存中,用于在后续命中优化的微指令序列时的后续使用。
-
公开(公告)号:CN107077368B
公开(公告)日:2020-09-29
申请号:CN201580051864.9
申请日:2015-07-23
Applicant: 英特尔公司
Inventor: M·阿布达拉
IPC: G06F9/455
Abstract: 用于不可知的运行时架构的系统。该系统包括近乎裸金属JIT转换层、被包括在转换层内的用于接收来自访客虚拟机的指令的运行时本机指令组装件、以及被包括在转换层内的用于接收来自本机代码的指令的运行时本机指令序列形成组件。该系统进一步包括被包括在转换层内的用于代码高速缓存分配和元数据创建的、并且耦合以接收来自运行时本机指令组装件和运行时本机指令序列形成组件的输入的基于动态序列块的指令映射组件,并且其中基于动态序列块的指令映射组件接收由运行时本机指令组装件和运行时本机指令序列形成组件产生的经处理的指令,并且将产生的经处理的指令分配到处理器以供执行。
-
公开(公告)号:CN106716362B
公开(公告)日:2020-09-25
申请号:CN201580051837.1
申请日:2015-07-24
Applicant: 英特尔公司
Inventor: M·阿布达拉
Abstract: 用于不可知的运行时架构的系统。该系统包括系统仿真/虚拟化转换器、应用代码转换器、以及系统转换器,其中系统仿真/虚拟化转换器和应用代码转换器实现系统仿真进程,并且其中系统转换器实现用于执行来自访客镜像的代码的系统转换进程。系统转换器进一步包括用于取出传入的微指令序列的指令取出组件、耦合到指令取出组件的用于接收被取出的宏指令序列并解码为微指令序列的解码组件、以及耦合到解码组件的用于接收微指令序列并通过将该微指令序列重排序为包括多个相关的代码组的经优化的微指令序列来执行优化处理的分配和发出级。微处理器流水线耦合到分配和发出级,用于接收和执行经优化的微指令序列。序列高速缓存耦合到分配和发出级,用于接收和存储经优化的微指令序列的副本,以用于在经优化的微指令序列上的后续的命中之后的后续的使用,以及硬件组件经耦合以用于将指令移动到传入的微指令序列中。
-
公开(公告)号:CN104583936B
公开(公告)日:2019-01-04
申请号:CN201380043005.6
申请日:2013-06-12
Applicant: 英特尔公司
Inventor: M·阿布达拉
Abstract: 在处理器中,一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括:实现能够由多个核心访问的存储器资源;实现访问掩码,该访问掩码通过跟踪高速缓存的哪些字具有待决加载来运行,其中高速缓存线包括存储器资源,其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位,并且在该乱序加载退出时清除掩码位。该方法还包括:在执行从多个核心到高速缓存线的后续存储时检查访问掩码;以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测,其中后续存储将通过使用跟踪符寄存器来用信号发送对应于该加载的加载队列条目。
-
-
-
-
-
-
-
-
-