公开(公告)号：CN107077334B

公开(公告)日：2020-10-27

申请号：CN201580064660.9

申请日：2015-11-25

Applicant: 英特尔公司

Inventor： V.W.李 ,  M.斯梅尔延斯基 ,  A.F.海内克

IPC: G06F9/30 ,  G06F9/345 ,  G06F12/0875

Abstract: 方法和装置涉及预取指令以将多维元素块从多维阵列预取到高速缓存中。在一个实施例中，硬件处理器包括解码器和执行单元，该解码器用于解码预取指令以将多维元素块从多维阵列预取到高速缓存中，其中预取指令的至少一个操作数将指示多维元素块的元素的系统存储器地址、多维元素块的步幅和多维元素块的边界，该执行单元用于执行预取指令以生成多维元素块的其它元素的系统存储器地址，并将多维元素块从系统存储器地址加载到高速缓存中。

公开(公告)号：CN107209548B

公开(公告)日：2021-04-06

申请号：CN201680010063.2

申请日：2016-01-26

Applicant: 英特尔公司

Inventor： V.W.李 ,  E.T.格罗霍夫斯基 ,  D.金 ,  Y.白 ,  S.李 ,  N.K.梅莱姆普迪 ,  D.D.卡拉姆卡尔

IPC: G06F1/329

Abstract: 在实施例中，处理器包括：多个第一核，用于独立执行指令，该多个第一核中的每个包括多个计数器，用于存储性能信息；至少一个第二核，用于执行存储器操作；以及功率控制器，用于从多个计数器中的至少一些接收性能信息、至少部分基于性能信息确定在处理器上执行的工作负载类型以及基于工作负载类型使一个或多个线程从多个第一核中的一个或多个动态迁移到至少一个第二核以供在下一个操作间隔期间执行。描述其他实施例并且对它们要求保护。

公开(公告)号：CN112445753B

公开(公告)日：2024-01-16

申请号：CN202011216043.5

申请日：2015-11-25

Applicant: 英特尔公司

Inventor： V.W.李 ,  M.斯梅尔延斯基 ,  A.F.海内克

IPC: G06F15/78 ,  G06F15/80

Abstract: 方法和装置涉及预取指令以将多维元素块从多维阵列预取到高速缓存中。在一个实施例中，硬件处理器包括解码器和执行单元，该解码器用于解码预取指令以将多维元素块从多维阵列预取到高速缓存中，其中预取指令的至少一个操作数将指示多维元素块的元素的系统存储器地址、多维元素块的步幅和多维元素块的边界，该执行单元用于执行预取指令以生成多维元素块的其它元素的系统存储器地址，并将多维元素块从系统存储器地址加载到高速缓存中。

公开(公告)号：CN112445753A

公开(公告)日：2021-03-05

申请号：CN202011216043.5

申请日：2015-11-25

Applicant: 英特尔公司

Inventor： V.W.李 ,  M.斯梅尔延斯基 ,  A.F.海内克

IPC: G06F15/78 ,  G06F15/80

Abstract: 方法和装置涉及预取指令以将多维元素块从多维阵列预取到高速缓存中。在一个实施例中，硬件处理器包括解码器和执行单元，该解码器用于解码预取指令以将多维元素块从多维阵列预取到高速缓存中，其中预取指令的至少一个操作数将指示多维元素块的元素的系统存储器地址、多维元素块的步幅和多维元素块的边界，该执行单元用于执行预取指令以生成多维元素块的其它元素的系统存储器地址，并将多维元素块从系统存储器地址加载到高速缓存中。

公开(公告)号：CN107209548A

公开(公告)日：2017-09-26

申请号：CN201680010063.2

申请日：2016-01-26

Applicant: 英特尔公司

Inventor： V.W.李 ,  E.T.格罗霍夫斯基 ,  D.金 ,  Y.白 ,  S.李 ,  N.K.梅莱姆普迪 ,  D.D.卡拉姆卡尔

IPC: G06F1/32

CPC classification number: G06F1/3287 ,  G06F1/3225 ,  G06F1/324 ,  G06F1/3275 ,  G06F1/329 ,  G06F1/3296 ,  G06F9/50 ,  Y02D10/126 ,  Y02D10/14 ,  Y02D10/171 ,  Y02D10/172 ,  Y02D10/24

Abstract: 在实施例中，处理器包括：多个第一核，用于独立执行指令，该多个第一核中的每个包括多个计数器，用于存储性能信息；至少一个第二核，用于执行存储器操作；以及功率控制器，用于从多个计数器中的至少一些接收性能信息、至少部分基于性能信息确定在处理器上执行的工作负载类型以及基于工作负载类型使一个或多个线程从多个第一核中的一个或多个动态迁移到至少一个第二核以供在下一个操作间隔期间执行。描述其他实施例并且对它们要求保护。

公开(公告)号：CN107077334A

公开(公告)日：2017-08-18

申请号：CN201580064660.9

申请日：2015-11-25

Applicant: 英特尔公司

Inventor： V.W.李 ,  M.斯梅尔延斯基 ,  A.F.海内克

IPC: G06F9/30 ,  G06F9/345 ,  G06F12/0875

Abstract: 方法和装置涉及预取指令以将多维元素块从多维阵列预取到高速缓存中。在一个实施例中，硬件处理器包括解码器和执行单元，该解码器用于解码预取指令以将多维元素块从多维阵列预取到高速缓存中，其中预取指令的至少一个操作数将指示多维元素块的元素的系统存储器地址、多维元素块的步幅和多维元素块的边界，该执行单元用于执行预取指令以生成多维元素块的其它元素的系统存储器地址，并将多维元素块从系统存储器地址加载到高速缓存中。