-
公开(公告)号：CN111064545A
公开(公告)日：2020-04-24
申请号：CN201911216142.0
申请日：2019-12-02
Applicant: 西安电子科技大学 , 西安空间无线电技术研究所
Abstract: 本发明公开一种基于FPGA实现具有SPW接口的专网地检装置及方法，主要解决现有技术无法实现地面检测的问题。本发明的装置包括检测系统和FMC扩展槽，且检测系统通过FMC扩展槽与外部的专用交换网络设备相连。该检测系统通过FPGA实现，其包括以太网媒体访问控制处理器、帧整形模块、端口轮询模块、端口处理模块、SPW接口模块和DS信号采样模块，通过这些模块实现接收以太网帧，将其转换成专用帧数据后，再编码成DS信号从FMC扩展槽发送出去，并接收SPW链路上的数据将其转换为以太网帧，发送给以太网设备。本发明具有可移植性好、信号采样准确稳定、可实现DS信号跨板传输的优点，可用于以太网协议与SPW协议适配。
-
公开(公告)号：CN112099986B
公开(公告)日：2022-02-01
申请号：CN202010803124.9
申请日：2020-08-11
Applicant: 西安电子科技大学
Abstract: 本发明属于通信数据存储技术领域，公开了一种分支流水线结构的ECC译码方法及系统，主要包括BCH译码器、数据输出、分支流水线控制和RAM存储阵列四个模块。根据16位并行输入数据计算伴随式，判断输入数据是否出错，形成两个数据流水分支：当数据无错时，跳过BCH译码器的后续模块，直接读取RAM存储阵列进行数据输出；当数据出错时，在经过错误位置多项式求解模块和错误定位器模块确定出错误图样后，根据16位宽的错误图样，进行数据纠错输出，不同数据单元之间构成两级分支流水。本发明采用16位并行、两级分支流水结构，极大地提高了数据总线传输速率，加快整体译码速度，节约时钟周期。
-
公开(公告)号：CN111064545B
公开(公告)日：2021-09-10
申请号：CN201911216142.0
申请日：2019-12-02
Applicant: 西安电子科技大学 , 西安空间无线电技术研究所
Abstract: 本发明公开一种基于FPGA实现具有SPW接口的专网地检装置及方法，主要解决现有技术无法实现地面检测的问题。本发明的装置包括检测系统和FMC扩展槽，且检测系统通过FMC扩展槽与外部的专用交换网络设备相连。该检测系统通过FPGA实现，其包括以太网媒体访问控制处理器、帧整形模块、端口轮询模块、端口处理模块、SPW接口模块和DS信号采样模块，通过这些模块实现接收以太网帧，将其转换成专用帧数据后，再编码成DS信号从FMC扩展槽发送出去，并接收SPW链路上的数据将其转换为以太网帧，发送给以太网设备。本发明具有可移植性好、信号采样准确稳定、可实现DS信号跨板传输的优点，可用于以太网协议与SPW协议适配。
-
Patent Agency Ranking
公开(公告)号：CN110990309B
公开(公告)日：2023-04-28
申请号：CN201911046802.5
申请日：2019-10-30
Applicant: 西安电子科技大学
Abstract: 本发明属于数据处理技术领域，公开了一种TTE端系统适配卡PCIE控制器的高效中断操作方法，DMA读流程，DMA读缓冲区分为非保障区和保障区，保障区防止某个数据帧的前半部分在DMA读缓冲区的尾部，而数据帧的后半部分在DMA读缓冲区的头部的情况发生；DMA写流程，DMA写缓冲区被分为两个部分，一个是ABuffer另一个是BBuffer；驱动处理A部分的数据时，硬件可以将数据写入B部分，驱动将A部分处理完毕后，开始继续处理B部分的数据。本发明采用更加高效的DMA读交互模式，大幅度提升DMA读的传输速率。采用硬件主动发起DMA写的方式，保证板卡能够及时的将缓存中的数据搬移至DMA写缓冲区中。
-
公开(公告)号：CN112000595B
公开(公告)日：2022-02-01
申请号：CN202010642951.4
申请日：2020-07-06
Applicant: 西安电子科技大学
Abstract: 本发明属于网络交换数据传输技术领域，公开了一种阵列通道控制系统、方法、控制器、存储介质及应用，通道控制模块用于产生NandFlash接口控制器所需要的FlashChip自定义底层命令，与NandFlash的数据交互所需要的缓存以及数据的管理机制也在其内，控制四个物理通道；NANDFLASH接口控制用于用于实现底层的NandFlash物理接口操作，实现与NandFlashChip的物理接口交互时序。本发明利用32bit存储单元并发工作，解决了NANDFLASH异步模式下数据吞吐量不足的问题，使得交换机侧NANDFLASH接口数据吞吐量达到3Gbps，完全可以满足针对的星载交换机存储数据的要求。
-
公开(公告)号：CN112000595A
公开(公告)日：2020-11-27
申请号：CN202010642951.4
申请日：2020-07-06
Applicant: 西安电子科技大学
Abstract: 本发明属于网络交换数据传输技术领域，公开了一种阵列通道控制系统、方法、控制器、存储介质及应用，通道控制模块用于产生NandFlash接口控制器所需要的FlashChip自定义底层命令，与NandFlash的数据交互所需要的缓存以及数据的管理机制也在其内，控制四个物理通道；NANDFLASH接口控制用于用于实现底层的NandFlash物理接口操作，实现与NandFlashChip的物理接口交互时序。本发明利用32bit存储单元并发工作，解决了NANDFLASH异步模式下数据吞吐量不足的问题，使得交换机侧NANDFLASH接口数据吞吐量达到3Gbps，完全可以满足针对的星载交换机存储数据的要求。
-
公开(公告)号：CN112099986A
公开(公告)日：2020-12-18
申请号：CN202010803124.9
申请日：2020-08-11
Applicant: 西安电子科技大学
Abstract: 本发明属于通信数据存储技术领域，公开了一种分支流水线结构的ECC译码方法及系统，主要包括BCH译码器、数据输出、分支流水线控制和RAM存储阵列四个模块。根据16位并行输入数据计算伴随式，判断输入数据是否出错，形成两个数据流水分支：当数据无错时，跳过BCH译码器的后续模块，直接读取RAM存储阵列进行数据输出；当数据出错时，在经过错误位置多项式求解模块和错误定位器模块确定出错误图样后，根据16位宽的错误图样，进行数据纠错输出，不同数据单元之间构成两级分支流水。本发明采用16位并行、两级分支流水结构，极大地提高了数据总线传输速率，加快整体译码速度，节约时钟周期。
-
公开(公告)号：CN110990309A
公开(公告)日：2020-04-10
申请号：CN201911046802.5
申请日：2019-10-30
Applicant: 西安电子科技大学
Abstract: 本发明属于数据处理技术领域，公开了一种TTE端系统适配卡PCIE控制器的高效中断操作方法，DMA读流程，DMA读缓冲区分为非保障区和保障区，保障区防止某个数据帧的前半部分在DMA读缓冲区的尾部，而数据帧的后半部分在DMA读缓冲区的头部的情况发生；DMA写流程，DMA写缓冲区被分为两个部分，一个是ABuffer另一个是BBuffer；驱动处理A部分的数据时，硬件可以将数据写入B部分，驱动将A部分处理完毕后，开始继续处理B部分的数据。本发明采用更加高效的DMA读交互模式，大幅度提升DMA读的传输速率。采用硬件主动发起DMA写的方式，保证板卡能够及时的将缓存中的数据搬移至DMA写缓冲区中。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
