-
公开(公告)号：CN1149481C
公开(公告)日：2004-05-12
申请号：CN99808720.3
申请日：1999-07-01
Applicant: 西门子公司
CPC classification number: G06F11/1633 , G06F11/1641 , G06F11/165 , G06F11/1658 , G06F11/1679 , G06F11/1683 , G06F2201/83
Abstract: 一个处理器设备(MPU)，其具有一个时钟产生单元(CLK)、一个处理器单元(CPU)、一个工作存储器(MEM)、一个处理器总线(PBU)以及一个总线控制设备(BMI)，该总线控制设备具有到至少一个另外的处理器设备(MPU”)的、适合于交叉总线(BXL)的接口。总线控制设备(BMI)监控处理器设备(CPU)经过处理器总线(PBU)的数据存取，并且经过该交叉总线(BXL)交换关于这个数据存取的信号，分析这些信号，并且依赖于分析的结果输出一个差错信号。在一个处理器系统(PSR)中，该系统包括至少二个彼此经过交叉总线(BXL)连接的处理器设备(MPU、MPU’)，同步起动处理器设备(MPU、MPU’)的处理器单元(CPU、CPU’)；处理器设备(MPU、MPU’)的总线控制设备(BMI、BMI’)在处理器单元(CPU、CPU’)的每个数据存取中经过交叉总线交换信号，并且在缺乏一致的情况下输出一个差错信号。当在一个处理器设备(MPU)中出错的情况在另外的处理器设备(MPU’)上继续进行处理器系统(PSR)的运行。
-
公开(公告)号：CN1320215A
公开(公告)日：2001-10-31
申请号：CN99811547.9
申请日：1999-09-01
Applicant: 西门子公司
IPC: G01R31/3185
CPC classification number: G01R31/318572 , G01R31/318538
Abstract: 专用组件ASIC除了为已提供的功能组必须的插脚数之外,具有额外的插脚作为以后修改的备用。为几何上可均匀分布安排的、并用作输入端或输出端的额外插脚预留缓冲器,边界扫描设备以及必要时逻辑基本功能。在再设计时,尤其在只有较小设计修改时,可以显著减少开发成本和时间的化费。
-
公开(公告)号：CN1145040C
公开(公告)日：2004-04-07
申请号：CN99811547.9
申请日：1999-09-01
Applicant: 西门子公司
IPC: G01R31/3185 , G01R31/28
CPC classification number: G01R31/318572 , G01R31/318538
Abstract: 专用组件ASIC除了为已提供的功能组必须的插脚数之外，具有额外的插脚作为以后修改的备用。为几何上可均匀分布安排的、并用作输入端或输出端的额外插脚预留缓冲器，边界扫描设备以及必要时逻辑基本功能。在再设计时，尤其在只有较小设计修改时，可以显著减少开发成本和时间的花费。
-
公开(公告)号：CN1309789A
公开(公告)日：2001-08-22
申请号：CN99808720.3
申请日：1999-07-01
Applicant: 西门子公司
CPC classification number: G06F11/1633 , G06F11/1641 , G06F11/165 , G06F11/1658 , G06F11/1679 , G06F11/1683 , G06F2201/83
Abstract: 一个处理器设备(MPU),其具有一个时钟产生单元(CLK)、一个处理器单元(CPU)、一个工作存储器(MEM)、一个处理器总线(PBU)以及一个总线控制设备(BMI),该总线控制设备具有到至少一个另外的处理器设备(MPU”)的、适合于交叉总线(BXL)的接口。总线控制设备(BMI)监控处理器设备(CPU)经过处理器总线(PBU)的数据存取,并且经过该交叉总线(BXL)交换关于这个数据存取的信号,分析这些信号,并且依赖于分析的结果输出一个差错信号。在一个处理器系统(PSR)中,该系统包括至少二个彼此经过交叉总线(BXL)连接的处理器设备(MPU、MPU’),同步起动处理器设备(MPU、MPU’)的处理器单元(CPU、CPU’);处理器设备(MPU、MPU’)的总线控制设备(BMI、BMI’)在处理器单元(CPU、CPU’)的每个数据存取中经过交叉总线交换信号,并且在缺乏一致的情况下输出一个差错信号。当在一个处理器设备(MPU)中出错的情况在另外的处理器设备(MPU’)上继续进行处理器系统(PSR)的运行。
-
-
-
Search Results
4
records
(took 0.046 seconds)
