公开(公告)号：CN116541074A

公开(公告)日：2023-08-04

申请号：CN202310004088.3

申请日：2023-01-03

Applicant: 迈络思科技有限公司

Inventor： D·马尔科维奇 ,  D·D·利瓦伊 ,  E·斯雷博 ,  E·佩雷茨 ,  R·穆瓦亚尔 ,  R·格雷汉姆 ,  G·布洛赫 ,  S·彼佩尔

IPC: G06F9/30 ,  G06F9/50

Abstract: 本公开涉及数据混洗卸载。提供了设备、方法和系统。在一个示例中，设备被描述为包括：设备接口，其从至少一个数据源接收数据；数据混洗单元，其收集从所述至少一个数据源接收的所述数据，接收描述要对从所述至少一个数据源接收的所述数据执行的数据混洗操作的描述符，对收集的数据执行数据混洗操作以产生混洗后的数据，并将所述混洗后的数据提供给至少一个数据目标。

公开(公告)号：CN119668360A

公开(公告)日：2025-03-21

申请号：CN202411310108.0

申请日：2024-09-19

Applicant: 迈络思科技有限公司

Inventor： W·瓦斯科 ,  D·D·利瓦伊 ,  N·马涅维奇 ,  M·马赫尼克夫斯基

IPC: G06F1/12 ,  G06F1/10 ,  G06F9/445

Abstract: 本公开涉及卸载的系统内同步。在一个实施例中，一种外围设备包括：振荡器；由振荡器驱动并提供外围设备计数器值的计数器；以及处理电路，用于：从主机设备接收主机设备计数器值；从主机设备的主机存储器读取主机设备时钟转换参数，主机设备时钟转换参数提供主机设备计数器值与主机设备时钟时间之间的转换；读取提供外围设备计数器值与外围设备时钟时间之间的转换的外围设备时钟转换参数；读取外围设备计数器值；基于主机设备和外围设备计数器值以及时钟转换参数来计算作为主机设备时钟时间与外围设备时钟时间之差的函数的时钟校正；以及基于时钟校正来校正主机设备或外围设备时钟转换参数。

公开(公告)号：CN116634568A

公开(公告)日：2023-08-22

申请号：CN202310099741.9

申请日：2023-02-10

Applicant: 迈络思科技有限公司

Inventor： W·瓦斯科 ,  D·D·利瓦伊 ,  N·马涅维奇 ,  T·J·马丁

IPC: H04W72/0446 ,  H04W72/12 ,  H04W56/00

Abstract: 本公开涉及使用网络适配器调度5G功能。一种网络适配器包括耦合到网络设备的中央处理单元(CPU)的输出、耦合到输出并配置为与CPU和网络适配器外部的第二时钟同步的第一时钟，以及耦合到第一时钟的电路。该电路被配置为使用同步的第一时钟，在与无线电单元的无线电调度的时隙的时间偏移处生成滴答，并将该滴答发送到输出。

公开(公告)号：CN115686163A

公开(公告)日：2023-02-03

申请号：CN202210771834.7

申请日：2022-06-30

Applicant: 迈络思科技有限公司

Inventor： A·加纳 ,  P·帕内亚 ,  D·D·利瓦伊

IPC: G06F1/24 ,  G06F13/42

Abstract: 本公开涉及具有隐含复位信号的外围设备。外围设备包括总线接口和电路。总线接口配置为根据指定由主机断言的物理复位信号的外围总线规范连接到外围总线以与主机通信。电路被配置为：执行预定义逻辑，该预定义逻辑评估指示主机即将断言物理复位信号的复位条件；以及响应于满足复位条件而执行复位程序。

公开(公告)号：CN115603843A

公开(公告)日：2023-01-13

申请号：CN202210626232.2

申请日：2022-06-02

Applicant: 迈络思科技有限公司(IL)

Inventor： D·D·利瓦伊 ,  W·瓦斯科 ,  N·马涅维奇 ,  H·查普曼 ,  R·戈伊利 ,  E·塞尔布罗

IPC: H04J3/06

Abstract: 本发明涉及出站分组的准确加时间戳。一种网络设备，包括端口、传输管线和加时间戳电路。所述端口被配置用于连接到网络。所述传输管线包括多个管线级并且被配置为处理分组以及经由所述端口将所述分组发送至所述网络。加时间戳电路被配置为：暂时中止传输管线中的至少给定分组的至少一些处理；验证位于加时间戳电路下游的具有可变处理延迟的管线级是否满足空置条件；以及仅当管线级满足空置条件时，对给定分组加时间戳并且恢复对给定分组的处理。

公开(公告)号：CN115314141B

公开(公告)日：2025-03-28

申请号：CN202210456108.6

申请日：2022-04-27

Applicant: 迈络思科技有限公司

Inventor： I·利维 ,  D·D·利瓦伊 ,  N·尼赞尼 ,  N·马涅维奇 ,  A·韦曼 ,  A·阿尔莫格

IPC: H04J3/06

Abstract: 本公开涉及提供隔离的、自包含时间服务的网络适配器。一种网络适配器，其包含用于与通信网络通信的网络端口、硬件时钟和电路。所述电路被耦合以：通过所述网络端口从所述通信网络接收一个或更多个时间协议数据包，该一个或更多个时间协议数据包传达用于同步所述通信网络中的网络设备的网络时间；使所述硬件时钟与在所述时间协议数据包中传达的所述网络时间对准；以及使所述网络时间对于在由所述网络适配器服务的主机中运行的一个或更多个时间服务消费者可用。

公开(公告)号：CN115333660B

公开(公告)日：2025-03-18

申请号：CN202210456106.7

申请日：2022-04-27

Applicant: 迈络思科技有限公司

Inventor： D·D·利瓦伊 ,  W·瓦斯科 ,  N·马涅维奇 ,  T·戈伊拉 ,  A·曼德尔鲍姆 ,  A·阿尔莫格

IPC: H04J3/06

Abstract: 本公开涉及精确时间戳校正。在一个实施例中，处理装置包括：处理电路，用于处理事件；加时间戳单元，用于为事件生成时间戳；至少一个寄存器，用于存储描述处理电路的硬件状态的至少一个参数；以及时间戳校正处理电路，用于响应于至少一个参数计算时间值作为对所生成的时间戳的校正。

公开(公告)号：CN119450053A

公开(公告)日：2025-02-14

申请号：CN202411072533.0

申请日：2024-08-06

Applicant: 迈络思科技有限公司

Inventor： D·D·利瓦伊 ,  Y·施瓦茨曼 ,  E·弗莱史曼 ,  D·波拉特 ,  E·拉姆 ,  O·马库斯 ,  L·马丁

IPC: H04N19/147 ,  H04N19/42 ,  H04N19/154

Abstract: 本公开涉及视频压缩中基于应用程序的速率失真优化。本文中的系统和方法用于与接口相关联的视频编码器，该接口用于从应用程序接收与视频编码器要执行的视频压缩的质量偏好相关联的至少一个度量，并用于提供权重图以使视频编码器能够使用权重图对从应用程序接收的帧执行速率失真优化(RDO)，以对与帧中的单个帧相关联的一个或更多个第一块加权得比与帧中的单个帧相关联的一个或更多个第二块大。

公开(公告)号：CN116582595A

公开(公告)日：2023-08-11

申请号：CN202310034356.6

申请日：2023-01-10

Applicant: 迈络思科技有限公司

Inventor： D·D·利瓦伊 ,  D·马尔科维奇 ,  N·马涅维奇 ,  W·瓦斯科 ,  I·沃克斯

IPC: H04L67/62 ,  H04L67/1095 ,  H04L67/1001

Abstract: 本公开涉及基于时间的同步描述符。在一个实施例中，一种系统包括外围设备，所述外围设备包括硬件时钟以及处理电路，所述处理电路用于：读取存储器中的至少一个工作队列中的多个工作请求条目中存储的给定工作请求条目，所述给定工作请求条目包括定时数据和运算符，所述定时数据指示应当执行工作请求的时间；从所述硬件时钟中检索时钟值；以及在工作请求的执行响应于所述定时数据和所述运算符以及检索到的时钟值而被定时时，执行具有工作负载的所述工作请求。

公开(公告)号：CN110691241A

公开(公告)日：2020-01-14

申请号：CN201910602249.2

申请日：2019-07-05

Applicant: 迈络思科技有限公司

Inventor： D·D·利瓦伊 ,  A·韦斯曼 ,  K·潘恩斯 ,  N·布洛赫 ,  E·雅各布 ,  A·N·科恩

IPC: H04N19/122 ,  H04N19/13 ,  H04N19/176 ,  H04N19/567 ,  H04N19/58 ,  H04N19/61 ,  H04N19/86

Abstract: 一种系统包括加速设备，该加速设备包括输入电路和相似度计算电路，所述输入电路被配置用于针对第一多个待编码视频帧中的每一个而接收包括至少一个原始视频帧和至少一个参考帧的输入，以及将第一多个待编码视频帧中的每一个划分成第二多个块；所述相似度计算电路被配置用于针对第一多个待编码视频帧中的每一个：针对第二多个块中的每个块，产生基于每个待编码帧中的每个块与参考帧的每个块的相似度的结果块得分，以及位移矢量。还提供了相关的装置和方法。