用于四面可对接数字X射线探测器的数字读出架构

    公开(公告)号:CN108353138A

    公开(公告)日:2018-07-31

    申请号:CN201680063340.6

    申请日:2016-09-22

    Abstract: 一种成像器片,包含带有芯片上数字化电子设备读出电路的四面可对接子成像器像素阵列。像素分组从多个成像器之中形成。包含对于像素分组中的每个像素分组的缓冲放大器的读出电子设备被连接到可对接成像器的相应的输出。共享模拟前端连接到像素分组的相应的缓冲放大器。在相对于共享模拟前端的公共质心位置的模拟到数字转换器包含三条数据线:用于单独地选择输出的选择输入/输出线、时钟输入线、和共享数字输出线。来自相应的缓冲放大器的像素输出是通过选择输入/输出线上所提供的数据可寻址的,并且像素输出在共享数字输出线上提供。I/O线连接到可编程逻辑装置,其中成像器串行数据输入被输出为海量并行数据流。

    用于四面可对接数字X射线探测器的数字读出架构

    公开(公告)号:CN108353138B

    公开(公告)日:2020-07-10

    申请号:CN201680063340.6

    申请日:2016-09-22

    Abstract: 一种成像器片,包含带有芯片上数字化电子设备读出电路的四面可对接子成像器像素阵列。像素分组从多个成像器之中形成。包含对于像素分组中的每个像素分组的缓冲放大器的读出电子设备被连接到可对接成像器的相应的输出。共享模拟前端连接到像素分组的相应的缓冲放大器。在相对于共享模拟前端的公共质心位置的模拟到数字转换器包含三条数据线:用于单独地选择输出的选择输入/输出线、时钟输入线、和共享数字输出线。来自相应的缓冲放大器的像素输出是通过选择输入/输出线上所提供的数据可寻址的,并且像素输出在共享数字输出线上提供。I/O线连接到可编程逻辑装置,其中成像器串行数据输入被输出为海量并行数据流。

Patent Agency Ranking