公开(公告)号：CN102708221A

公开(公告)日：2012-10-03

申请号：CN201210046153.0

申请日：2012-02-23

Applicant: 阿尔特拉公司

Inventor： D·S·高曼 ,  M·布尔若 ,  V·贝茨 ,  A·L·赫尔曼

IPC: G06F17/50

CPC classification number: G06F17/5077 ,  G06F17/5054 ,  G06F17/5072 ,  G06F2217/72

Abstract: 本发明涉及用于对局部重配置模块进行布局和布线的方法和设备。一种用于在目标器件上设计系统的方法，包括将该目标器件上的资源指定给系统中的静态逻辑模块和局部重配置(PR)模块。使用来自所指定资源的资源来并行地对该PR模块中的一个的实例进行布局和布线。还公开了其他实施例。

公开(公告)号：CN102708221B

公开(公告)日：2018-01-19

申请号：CN201210046153.0

申请日：2012-02-23

Applicant: 阿尔特拉公司

Inventor： D·S·高曼 ,  M·布尔若 ,  V·贝茨 ,  A·L·赫尔曼

IPC: G06F17/50

CPC classification number: G06F17/5077 ,  G06F17/5054 ,  G06F17/5072 ,  G06F2217/72

Abstract: 本发明涉及用于对局部重配置模块进行布局和布线的方法和设备。一种用于在目标器件上设计系统的方法，包括将该目标器件上的资源指定给系统中的静态逻辑模块和局部重配置(PR)模块。使用来自所指定资源的资源来并行地对该PR模块中的一个的实例进行布局和布线。还公开了其他实施例。