-
公开(公告)号：CN105556667B
公开(公告)日：2018-09-18
申请号：CN201580001641.1
申请日：2015-09-25
Applicant: 香港应用科技研究院有限公司
IPC: H01L27/02
Abstract: 一种静电放电(ESD)保护结构，一个集成的横向p‑n二极管位于垂直可控硅整流器(SCR)中心并被其围住。横向p‑n二极管有一个交叉形状的二极管P+二极管抽头，在交叉的四个角里有四个矩形的N+二极管区。在P+二极管抽头下方的P‑阱也是垂直PNPN SCR的一个阳极，垂直PNPN SCR在P‑衬底上有一个深N‑阱。该深N‑阱围住横向二极管。触发MOS晶体管就形成在该交叉形P+二极管抽头的四个指端之外。每个触发MOS晶体管有N+区域在深N‑阱的边缘，触发MOS晶体管有N+区域在P‑衬底上，其充当阴极。在深N‑阱的边缘上、在N+区域下方的深P+注入区域会减少垂直SCR的触发电压。
-
公开(公告)号：CN101902039B
公开(公告)日：2013-06-12
申请号：CN201010222713.4
申请日：2010-06-28
Applicant: 香港应用科技研究院有限公司
CPC classification number: H02H9/046
Abstract: 一种用于电源和地之间的箝位晶体管提供静电放电(ESD)保护。滤波电容器和电阻器产生一个滤波电压，其通过三个反向器进行缓冲以驱动箝位晶体管的栅极。滤波电容器大约比传统的箝位电路里的小20倍。在滤波电容器和电阻器的R-C时间常数过去之后，通过反馈技术保持箝位晶体管开启，允许更小的电容器能够开启箝位晶体管更长时间。亚阈值导电晶体管仅传导一个较小的亚阈值电流，其延长第一反向器输出节点的放电时间。亚阈值导电晶体管的栅极是由第二个反向器反馈驱动。反馈电阻器有较高的电阻值，以缓慢升高来自滤波电压的第二反向器的电压，从而缓慢升高亚阈值导电晶体管的栅极。
-
公开(公告)号：CN103312326B
公开(公告)日：2016-06-29
申请号：CN201310048122.3
申请日：2013-02-06
Applicant: 香港应用科技研究院有限公司
IPC: H03M1/06
Abstract: 本发明披露的具有均衡阻抗辅助结构的电流单元可以布局在数模转换器（DAC）或其他转换器或应用中。具有均衡阻抗辅助结构的电流单元包括并联的主差分晶体管和辅助差分晶体管，辅助差分晶体管的栅极驱动与主差分晶体管的栅极驱动是相反的。来自辅助差分晶体管的辅助电流要比主差分晶体管切换的主电流小很多。单元的电流不会关断为零，而是变为辅助电流。电流单元的开状态阻抗和闭状态阻抗可以通过电路设计而设计成相互匹配，所以不管数字输入值是多少，阻抗都是相同的。可以调整辅助差分晶体管的宽度和长度，使得电流单元在开和闭状态时的总输出阻抗是匹配的。因为输出阻抗与输入码无关，所以高速性能得到提高。
-
公开(公告)号：CN105556667A
公开(公告)日：2016-05-04
申请号：CN201580001641.1
申请日：2015-09-25
Applicant: 香港应用科技研究院有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 一种静电放电(ESD)保护结构，一个集成的横向p-n二极管位于垂直可控硅整流器(SCR)中心并被其围住。横向p-n二极管有一个交叉形状的二极管P+二极管抽头，在交叉的四个角里有四个矩形的N+二极管区。在P+二极管抽头下方的P-阱也是垂直PNPN SCR的一个阳极，垂直PNPN SCR在P-衬底上有一个深N-阱。该深N-阱围住横向二极管。触发MOS晶体管就形成在该交叉形P+二极管抽头的四个指端之外。每个触发MOS晶体管有N+区域在深N-阱的边缘，触发MOS晶体管有N+区域在P-衬底上，其充当阴极。在深N-阱的边缘上、在N+区域下方的深P+注入区域会减少垂直SCR的触发电压。
-
公开(公告)号：CN101902039A
公开(公告)日：2010-12-01
申请号：CN201010222713.4
申请日：2010-06-28
Applicant: 香港应用科技研究院有限公司
CPC classification number: H02H9/046
Abstract: 一种用于电源和地之间的箝位晶体管提供静电放电(ESD)保护。滤波电容器和电阻器产生一个滤波电压，其通过三个反向器进行缓冲以驱动箝位晶体管的栅极。滤波电容器大约比传统的箝位电路里的小20倍。在滤波电容器和电阻器的R-C时间常数过去之后，通过反馈技术保持箝位晶体管开启，允许更小的电容器能够开启箝位晶体管更长时间。亚阈值导电晶体管仅传导一个较小的亚阈值电流，其延长第一反向器输出节点的放电时间。亚阈值导电晶体管的栅极是由第二个反向器反馈驱动。反馈电阻器有较高的电阻值，以缓慢升高来自滤波电压的第二反向器的电压，从而缓慢升高亚阈值导电晶体管的栅极。
-
Patent Agency Ranking
公开(公告)号：CN104283198B
公开(公告)日：2017-04-12
申请号：CN201410494402.1
申请日：2014-09-24
Applicant: 香港应用科技研究院有限公司
IPC: H02H9/00
CPC classification number: H02H9/04 , H01L27/0285 , H02H9/046
Abstract: 本发明公开了一种基于电荷反馈锁存原理的用于电源到地之间的钳位静电放电(ESD)保护电路。当ESD脉冲施加在电源和地之间时，电容器和电阻器网络产生一个高脉冲电压，其通过三级进行缓冲以驱动BigFET(如一个大的n‑沟道晶体管)的栅极，使BigFET开启，泄放ESD电流。当BigFET开启后，传输门关闭，使得电荷被锁存。然后滤波电容器开始开始缓慢被充电，由于传输门关闭，BigFET仍然保持开启。ESD电流泄放完毕，BigFET的栅极通过一电阻进行缓慢泄放栅电荷。在ESD脉冲下BigFET开启的时间长度由栅源电阻和BigFET的栅极电容值决定，而不由滤波电容器决定，因此可以使用较小的滤波电容器。
-
公开(公告)号：CN103560126B
公开(公告)日：2016-09-28
申请号：CN201310385395.7
申请日：2013-08-29
Applicant: 香港应用科技研究院有限公司
IPC: H01L23/60
CPC classification number: H02H9/046 , H01L27/0248 , H01L27/0259
Abstract: 一种静电放电（ESD）保护电路，包括一垂直NPN晶体管，含有浮动P‑型基极，其由在一N+源极区之下进行深P‑型注入形成。所述深P‑型注入可以是一个标准CMOS工艺中的一个ESD注入。该P‑型注入提供一个低的初始回跳触发电压，但是保持电压可能太低，会产生闩锁问题。通过将该垂直NPN晶体管的发射极连接到并联的电阻和二极管支路，保持电压可以升高大约1伏。当该垂直NPN晶体管被触发时，其电流最初流经电阻，随着电流上升，在电阻上产生一个上升的电压降。一旦电阻上的电压达到0.5伏，和电阻并联的二极管就被正向导通，分流一个比电阻上更高的电流，以提升保持电压。可以用一个钳位晶体管来代替二极管。
-
公开(公告)号：CN103346791A
公开(公告)日：2013-10-09
申请号：CN201310226152.9
申请日：2013-06-07
Applicant: 香港应用科技研究院有限公司
IPC: H03L7/24
CPC classification number: G06F1/0321 , G06F1/0328 , G06F1/0353 , G06F1/0356
Abstract: 本发明披露了一种用于直接数字频率合成器（DDS）的正弦波发生器，其将数字相位输入转换成数字正弦波输出。只读存储器（ROM）存储第一象限中较高粗值相位所对应的正弦值和斜率。其它三个象限的幅值通过象限折叠和分相器将第一象限的值镜像或者反转得到。只读存储器（ROM）所存储的每个正弦值和斜率对应一定范围内的较低相位比特。Delta值有条件地反转较低相位比特、正弦值、和最终极性。简化的AND逻辑阵列将斜率和有条件地反转的较低相位比特相乘。然后重建ADD逻辑阵列再将有条件地反转的正弦值加上。再添加上有条件地反转的极性，就得到最终正弦值。基于Delta值的有条件的反转，极大的精简以及优化了正弦产生逻辑。
-
公开(公告)号：CN104835816B
公开(公告)日：2017-09-08
申请号：CN201510165950.4
申请日：2015-04-09
Applicant: 香港应用科技研究院有限公司
CPC classification number: H01L27/0285 , H01L27/1203 , H01L27/1211 , H01L29/0649
Abstract: 一种静电放电(ESD)保护电路，其使用有氧化埋层但没有寄生衬底二极管的绝缘体上硅(SOI)晶体管，用于ESD保护。一个滤波电压由一个电阻和一个电容产生。当有一个VDD到VSS的ESD正脉冲时，滤波电压通过n‑沟道传输晶体管并被反转，驱动大SOI晶体管的栅极，泄放ESD电流。还有第二条路径是用于VSS到VDD的ESD正脉冲。当正ESD脉冲施加到VSS上时，滤波电压通过p‑沟道传输晶体管到达所述栅极。大SOI晶体管可连接在VDD和VSS之间，用于电源钳位，n‑沟道和p‑沟道传输晶体管的栅极连接到VDD。在VDD和VSS之间可以添加一个小的二极管，产生一个小的触发电流以触发I/O焊盘附近的栅极接地ESD保护晶体管，用于基于焊盘全芯片的ESD保护。
-
公开(公告)号：CN103346791B
公开(公告)日：2015-11-04
申请号：CN201310226152.9
申请日：2013-06-07
Applicant: 香港应用科技研究院有限公司
IPC: H03L7/24
CPC classification number: G06F1/0321 , G06F1/0328 , G06F1/0353 , G06F1/0356
Abstract: 本发明披露了一种用于直接数字频率合成器（DDS）的正弦波发生器，其将数字相位输入转换成数字正弦波输出。只读存储器（ROM）存储第一象限中较高粗值相位所对应的正弦值和斜率。其它三个象限的幅值通过象限折叠和分相器将第一象限的值镜像或者反转得到。只读存储器（ROM）所存储的每个正弦值和斜率对应一定范围内的较低相位比特。Delta值有条件地反转较低相位比特、正弦值、和最终极性。简化的AND逻辑阵列将斜率和有条件地反转的较低相位比特相乘。然后重建ADD逻辑阵列再将有条件地反转的正弦值加上。再添加上有条件地反转的极性，就得到最终正弦值。基于Delta值的有条件的反转，极大的精简以及优化了正弦产生逻辑。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.035 seconds)
