-
公开(公告)号：CN117501302A
公开(公告)日：2024-02-02
申请号：CN202280042990.8
申请日：2022-05-26
Applicant: 高通股份有限公司
IPC: G06T1/20
Abstract: 本公开内容涉及用于图形处理的方法和设备，包括例如GPU的装置。该装置可以生成包括多个条目的表，以存储与常数值或立即值中的至少一者相关联的数据。该装置还可以在生成表时处理包括常数值或立即值中的至少一者的第一数据。此外，该装置可以在所生成的表中存储第一数据的常数值或立即值中的至少一者。所述装置还可以在将所述常数值或所述立即值中的至少一者存储在所述表中时，发送包括所述第一数据的所述常数值或所述立即值中的所存储的至少一者的表。
-
公开(公告)号：CN115516421A
公开(公告)日：2022-12-23
申请号：CN202180034206.4
申请日：2021-04-14
Applicant: 高通股份有限公司
Abstract: 本公开提供了基于GPR释放机制在GPU中进行GPR优化的系统、设备、装置和方法，包括被编码在存储介质上的计算机程序。更具体地，GPU可以基于为可执行着色器定义的常量确定可执行着色器内的至少一个未使用的分支。基于至少一个未使用的分支，GPU可以进一步确定能够从先前分配的GPR中解除分配的GPR的数量。GPU可以为绘制调用内的后续线程基于所确定的要解除分配的GPR数量在可执行着色器的执行期间从先前分配的GPR中解除分配该数量的GPR。
-
公开(公告)号：CN113614789A
公开(公告)日：2021-11-05
申请号：CN202080022153.X
申请日：2020-03-24
Applicant: 高通股份有限公司
Abstract: 描述了用于通过以下操作来生成图形内容的示例技术：获取与纹理操作相对应的纹理操作指令，响应于确定可用于所述纹理操作的不足的通用寄存器空间、或者可用于所述纹理操作的不足的波槽中的至少一项，生成关于纹理操作对应于延迟波的指示，执行纹理操作，向纹理处理器发送与执行的纹理操作相对应的初始纹理采样指令，并接收与初始纹理采样指令相对应的纹理映射数据。
-
公开(公告)号：CN109074289A
公开(公告)日：2018-12-21
申请号：CN201780024279.9
申请日：2017-02-27
Applicant: 高通股份有限公司
Inventor： 阿列克谢·弗拉狄米罗维奇·布尔德 , 弗拉季斯拉夫·希曼斯基 , 马克西姆·卡扎科夫 , 杜云
IPC: G06F9/52
Abstract: 在一个实例中，传递数据的方法可以包含使对应于第一子组的工作项和对应于第二子组的工作项与屏障同步。所述方法可包含在所述第一子组与所述第二子组之间执行子组间数据传递。
-
公开(公告)号：CN106462941B
公开(公告)日：2018-08-28
申请号：CN201580034321.6
申请日：2015-06-11
Applicant: 高通股份有限公司
Inventor： 杜云 , 安德鲁·埃文·格鲁贝尔 , 陈林 , 焦国方 , 于春
CPC classification number: G06T1/60 , G06T15/80 , G09G5/363 , G09G2352/00 , G09G2360/06
Abstract: 本发明描述用于确定用于多个图形项目中的每一者的变量的数据是否相同的技术。如果确定所述数据是相同的，则所述技术在与所述变量相关联的专用共享通用寄存器的存储位置中存储所述数据。
-
Patent Agency Ranking
公开(公告)号：CN104583941B
公开(公告)日：2017-05-10
申请号：CN201380041768.7
申请日：2013-07-08
Applicant: 高通股份有限公司
IPC: G06F9/38
CPC classification number: G06F9/30072 , G06F9/3005 , G06F9/3009 , G06F9/3851 , G06F9/3885 , G06F9/3887
Abstract: 本发明描述用于在单指令多数据SIMD处理系统中选择性地激活恢复检查操作的技术。描述一种处理器，其经配置以针对特定指令基于包含在所述指令中的指示是否针对所述指令执行恢复检查操作的信息，选择性地启用或停用恢复检查操作。还描述一种编译程序，其经配置以产生经编译代码，所述经编译代码在被执行时致使针对特定指令选择性地启用或停用恢复检查操作。本发明的所述技术可用于减少利用恢复检查操作管理经撤销激活的线程的再激活的SIMD系统的功率消耗及/或改善所述系统的性能。
-
公开(公告)号：CN102077289B
公开(公告)日：2015-04-29
申请号：CN200980124686.2
申请日：2009-06-19
Applicant: 高通股份有限公司
CPC classification number: G11C5/025 , G11C7/1012 , G11C7/1051 , G11C7/1078 , G11C7/109 , G11C7/18 , G11C8/12 , Y10T29/49002
Abstract: 本发明涉及一种存储器，其包括多个接口端口。所述存储器还包括至少两个子阵列，其每一者具有所述存储器的所有位线的例项和所述存储器的字线的一部分。所述存储器具有共同解码器，其耦合到所述子阵列且经配置以控制所述字线中的每一者。所述存储器还包括耦合到所述接口端口中的每一者的多路复用器。所述多路复用器经配置以基于在所述接口端口中的一者或一者以上处所接收的存储器单元的地址而引起对所述子阵列中的一者的选择。
-
公开(公告)号：CN101802874A
公开(公告)日：2010-08-11
申请号：CN200880106821.6
申请日：2008-09-12
Applicant: 高通股份有限公司
IPC: G06T15/00
CPC classification number: G06T15/005
Abstract: 使用配置信息以做出绕过由图形处理单元的着色器单元所进行的片段着色的确定，所述着色器单元能够执行顶点着色与片段着色器两者。基于所述确定，所述着色器单元执行顶点着色并绕过片段着色。可使用不同于所述着色器单元的处理元件(例如像素掺合器)来执行某种片段着色。管理功率以在所述片段着色被绕过的情况下“切断”去往未使用组件的功率。举例来说，可切断去往若干算术逻辑单元的功率，从而所述着色器单元使用数目减少了的算术逻辑单元来执行顶点着色。可将所述着色器单元的至少一个寄存器组用作FIFO缓冲器，所述FIFO缓冲器存储供与纹理数据一起用于由另一处理元件进行的片段着色操作的像素属性数据。
-
公开(公告)号：CN101506771A
公开(公告)日：2009-08-12
申请号：CN200780030329.0
申请日：2007-08-17
Applicant: 高通股份有限公司
CPC classification number: G06F7/5095 , G06F5/012 , G06F7/485 , G06F7/49936 , G06F2207/3884
Abstract: 本发明提供一种多级浮点累加器，其包含至少两个级且能够以较高速度操作。在一种设计中，所述浮点累加器包含第一级和第二级。所述第一级包含三个操作数对准单元、两个多路复用器和三个锁存器。所述三个操作数对准单元对当前浮点值、前一浮点值和前一累加值进行操作。第一多路复用器将零或所述前一浮点值提供给第二操作数对准单元。第二多路复用器将零或所述前一累加值提供给第三操作数对准单元。所述三个锁存器耦合到所述三个操作数对准单元。所述第二级包含用以对由所述三个操作数对准单元产生的操作数求和的3操作数加法器、锁存器和后对准单元。
-
公开(公告)号：CN101495961A
公开(公告)日：2009-07-29
申请号：CN200780027947.X
申请日：2007-07-24
Applicant: 高通股份有限公司
CPC classification number: G06F12/0864 , G06F9/3802 , G06F9/3851 , G06F12/0842
Abstract: 本发明描述用于存储多个软件程序的指令、常数值及其它类型的数据的高速缓存技术。高速缓存器为多个程序提供存储且被分割为多个瓦片。每一瓦片可被指派到一个程序。可基于每一程序的高速缓存器使用、可用瓦片及/或其它因素而向所述程序指派任何数量的瓦片。高速缓存器控制器识别被指派到所述程序的瓦片且产生用于存取所述高速缓存器的高速缓存器地址。所述高速缓存器可分割为物理瓦片。所述高速缓存器控制器可向所述程序指派逻辑瓦片且可将所述逻辑瓦片映射到所述高速缓存器内的物理瓦片。逻辑及物理瓦片的使用可简化瓦片的指派及管理。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.049 seconds)
