公开(公告)号：CN119578353A

公开(公告)日：2025-03-07

申请号：CN202311152616.6

申请日：2023-09-07

Applicant: 龙芯中科技术股份有限公司

Inventor： 张琼 ,  林镔

IPC: G06F30/394 ,  H01L23/528 ,  H01L21/768

Abstract: 本申请实施例提供了一种总线电路、总线电路的布线方法及芯片，涉及集成电路设计技术领域。总线电路包括位宽为W的总线包括：W个信号线，所述W为大于2的正整数，所述总线电路包括：多个金属层，所述多个金属层至少包括：第一金属层和多个第二金属层，所述第一金属层和所述第二金属层交错层叠设置；所述W个信号线沿总线传输方向平行布设于多个所述第二金属层。本申请提供的总线电路中信号线之间的串扰较低。

公开(公告)号：CN113497619B

公开(公告)日：2024-01-26

申请号：CN202010260922.1

申请日：2020-04-03

Applicant: 龙芯中科技术股份有限公司

Inventor： 张琼 ,  石瑞恺

IPC: H03K21/40

Abstract: 本发明实施例提供一种触发器电路、控制电路及芯片，包括脉冲触发器和时钟产生单元，脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，延时单元与第一锁存器连接，比较单元分别与第一锁存器和第二锁存器连接，第一锁存器和第二锁存器连接，时钟产生单元分别与第一锁存器和第二锁存器连接；时钟产生单元用于，在触发器电路的模式为功能模式时，控制第一锁存器处于锁存状态；比较单元用于，在触发器电路的模式为时序检测模式时，根据第一锁存器和第二锁存器的输出确定时序检测结果，从而降低了触发器电路的功耗。

公开(公告)号：CN113497619A

公开(公告)日：2021-10-12

申请号：CN202010260922.1

申请日：2020-04-03

Applicant: 龙芯中科技术股份有限公司

Inventor： 张琼 ,  石瑞恺

IPC: H03K21/40

Abstract: 本发明实施例提供一种触发器电路、控制电路及芯片，包括脉冲触发器和时钟产生单元，脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，延时单元与第一锁存器连接，比较单元分别与第一锁存器和第二锁存器连接，第一锁存器和第二锁存器连接，时钟产生单元分别与第一锁存器和第二锁存器连接；时钟产生单元用于，在触发器电路的模式为功能模式时，控制第一锁存器处于锁存状态；比较单元用于，在触发器电路的模式为时序检测模式时，根据第一锁存器和第二锁存器的输出确定时序检测结果，从而降低了触发器电路的功耗。