-
-
-
-
公开(公告)号：CN112074906A
公开(公告)日：2020-12-11
申请号：CN201980027392.1
申请日：2019-03-22
Applicant: ARM有限公司
Inventor： 施德哈尔萨·达斯 , 格伦·阿诺德·罗森代尔
Abstract: 公开了用于操作存储器器件的方法、系统和装置。位单元可以基于第一存储器元件和第二存储器元件的互补阻抗状态来表示二进制值、符号、参数或条件。第一位线和第二位线可以耦合到所述第一存储器元件的端子和所述第二存储器元件的端子。电路可以响应于所述第一位线与所述第二位线的充电速率差来检测互补阻抗状态。
-
-
Patent Agency Ranking
公开(公告)号：CN109844863B
公开(公告)日：2023-07-28
申请号：CN201780057536.9
申请日：2017-10-12
Applicant: ARM有限公司
Inventor： 施德哈尔萨·达斯 , 姆迪特·巴尔加瓦 , 格伦·阿诺德·罗森代尔
IPC: G11C13/00
Abstract: 公开了用于非易失性存储器设备的操作的方法、系统和设备。在一个实施例中，在一个实施例中，感测电路可以使得能够确定非易失性存储器元件的当前阻抗状态，同时避免非易失性存储器元件的状态的无意改变。
-
公开(公告)号：CN110612573A
公开(公告)日：2019-12-24
申请号：CN201880030333.5
申请日：2018-05-10
Applicant: ARM有限公司
Inventor： 姆迪特·巴尔加瓦 , 格伦·阿诺德·罗森代尔
Abstract: 本技术总体涉及用于操作相关电子开关(CES)器件的方法、系统和设备。在一个实施例中，通过控制施加到非易失性存储器器件的端子的电流和电压，能够在写入操作中将CES器件置于多个阻抗状态中的任一阻抗状态中。在一个实施方式中，CES器件可以被置于高阻抗或绝缘状态中或者两个或更多个可区分的低阻抗或导电状态中。
-
-
公开(公告)号：CN110199389A
公开(公告)日：2019-09-03
申请号：CN201880007258.0
申请日：2018-01-23
Applicant: ARM有限公司
Inventor： 卢西恩·斯弗恩 , 金柏莉·盖伊·里德 , 格雷戈里·芒森·耶里克 , 马努基·拉索 , 格伦·阿诺德·罗森代尔
Abstract: 本技术一般涉及相关电子材料的制造，该相关电子材料例如用于执行指定应用性能参数277-283。在实施例中，在晶圆制造工艺的第一阶段(例如前段制程阶段)制造的CEM器件可能与在晶圆制造工艺的第二阶段(例如中间制程阶段和后段制程阶段)制造的CEM器件不同。
-
公开(公告)号：CN109716438A
公开(公告)日：2019-05-03
申请号：CN201780057718.6
申请日：2017-10-25
Applicant: ARM有限公司
Inventor： 格伦·阿诺德·罗森代尔
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0002 , G11C13/0007 , G11C13/0011 , G11C13/003 , G11C13/004 , G11C13/0097 , G11C2213/15 , G11C2213/72 , G11C2213/74 , G11C2213/79
Abstract: 本技术总体涉及用于非易失性存储器设备的操作的方法、系统和设备，由此在一个实施例中，通过藉由多个不同电阻性路径中的任何一个将相关电子开关(CES)设备耦合到特定节点，可以对该CES设备执行读操作或特定写操作。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
