-
公开(公告)号：CN116895439A
公开(公告)日：2023-10-17
申请号：CN202310330159.9
申请日：2023-03-30
Applicant: TDK株式会社
Abstract: 本发明的技术问题在于，提供一种能够缩小基板的面积且降低噪声的复合电子部件。本发明的复合电子部件具有：基板，其具有GND图案；线圈部件，其具有至少三个端子，并且安装于所述基板的第一表面；以及重复配置部件，其以从与所述第一表面垂直的第一方向观察至少一部分与所述线圈部件重叠的方式，安装于所述第一表面，所述基板具有：形成于所述第一表面且与所述端子连接的至少三个线圈用图案、形成于所述第一表面且与所述重复配置部件连接的至少两个部件用图案、以及将所述部件用图案中的一个与所述GND图案连接的GND通孔，所述GND通孔从所述第一方向观察，在所述基板，配置于将所述线圈用图案全部以最短的周长连接的多边形的外侧的区域即基板外侧区域。
-
公开(公告)号：CN104348086A
公开(公告)日：2015-02-11
申请号：CN201410378421.8
申请日：2014-08-01
Applicant: TDK株式会社
Abstract: 静电保护部件具备层叠多个绝缘体层而成的素体、被配置于素体内的线圈、以在多个绝缘体层的层叠方向上与线圈排列的方式被配置于素体内的ESD抑制器。ESD抑制器包含互相分开地配置的第一以及第二放电电极、以将第一以及第二放电电极中的互相相对的部分彼此连接的方式接触于第一以及第二放电电极并且含有金属颗粒的放电触发部而构成。第一以及第二放电电极在多个绝缘体层的层叠方向上看较放电触发部更位于线圈侧。素体具有以在从线圈侧沿层叠方向看的时候覆盖放电触发部的整体的方式进行定位的空洞部。空洞部与第一以及第二放电电极中的互相相对的部分彼此以及放电触发部接触。
-
公开(公告)号：CN111489875B
公开(公告)日：2022-03-15
申请号：CN202010076794.5
申请日：2020-01-23
Applicant: TDK株式会社
Abstract: 本发明提供一种线圈部件，其具有即使在使用线径粗的绕线的情况下，应卷绕于上层的绕线也难以脱落至下层的卷绕结构。线圈部件(1)具备：绕线(W)，其从第i匝(i是1以上的整数)到第j匝(j是i+2以上的整数)依次排列并卷绕于卷芯部，第j+1匝沿由第i匝和第i+1匝形成的谷线卷绕，第j+2匝邻接于第j匝并卷绕于卷芯部(13)。由此，由于卷绕于上层的第j+1匝被位于下层的至少3匝绕线支撑，因此即使在使用线径粗的绕线的情况下，也难以发生绕线的脱落。
-
公开(公告)号：CN113345698A
公开(公告)日：2021-09-03
申请号：CN202110187598.X
申请日：2021-02-18
Applicant: TDK株式会社
Abstract: 在具备线圈部件的电路基板中，在宽的频带中提高自谐振频率。电路基板(3)具备基板(2)和搭载于基板(2)的线圈部件(1)。线圈部件(1)具有鼓型芯(10)和卷绕于鼓型芯(10)的卷芯部(13)的绕线(W)。基板(2)具有电介质(30)和经由电介质(30)而与绕线(W)电容耦合并被赋予接地电位的电容电极(20)。这样，由于在绕线(W)与电容电极(20)之间附加电容成分，所以绕线(W)的匝之间的电容成分(线间电容)表观上减少。由此，能够在宽的频带中提高自谐振频率。
-
公开(公告)号：CN106207755B
公开(公告)日：2017-10-13
申请号：CN201610586553.9
申请日：2014-08-01
Applicant: TDK株式会社
Abstract: 静电保护部件具备层叠多个绝缘体层而成的素体、被配置于素体内的线圈、以在多个绝缘体层的层叠方向上与线圈排列的方式被配置于素体内的ESD抑制器。ESD抑制器包含互相分开地配置的第一以及第二放电电极、以将第一以及第二放电电极中的互相相对的部分彼此连接的方式接触于第一以及第二放电电极并且含有金属颗粒的放电触发部而构成。第一以及第二放电电极在多个绝缘体层的层叠方向上看较放电触发部更位于线圈侧。素体具有以在从线圈侧沿层叠方向看的时候覆盖放电触发部的整体的方式进行定位的空洞部。空洞部与第一以及第二放电电极中的互相相对的部分彼此以及放电触发部接触。
-
Patent Agency Ranking
公开(公告)号：CN116759183A
公开(公告)日：2023-09-15
申请号：CN202310215421.5
申请日：2023-03-07
Applicant: TDK株式会社
Abstract: 本发明提供降低了杂散电容的线圈装置。线圈装置(1)具有第一绕线(60)、第二绕线(79)、和具有卷绕有第一绕线(60)及第二绕线(70)的卷芯部(30)的鼓形芯(20)。鼓形芯具有形成于卷芯部的沿着第一轴的一端的第一凸缘部(40)和形成于卷芯部的沿着第一轴的另一端的第二凸缘部(50)。在第一凸缘部形成有与第一绕线连接的第一端子(81)及第二端子(82)，在第二凸缘部形成有与第二绕线连接的第三端子(91)及第四端子(92)。第一绕线具有卷绕于卷芯部的卷绕宽度(W1)的第一线圈部，第二绕线具有卷绕于卷芯部的卷绕宽度(W2)的第二线圈部。第一线圈部从第二线圈部离开分开距离(W3)而配置于第一凸缘部(40)侧，满足W3＞W1或W3＞W2的关系。
-
-
公开(公告)号：CN114496980A
公开(公告)日：2022-05-13
申请号：CN202111324836.3
申请日：2021-11-10
Applicant: TDK株式会社
Abstract: 本发明的技术问题在于，在平衡变压器与电感器集成于1个芯片的复合电子部件中，减少导体层的层数并且降低平衡变压器与电感器的相互干扰。本发明的复合电子部件(1)具备：两端与端子电极(E1、E2)连接的电感器(L1)；与电感器(L1)重叠的电感器(L2)；一端与电感器(L2)的一端连接，另一端与端子电极(E3)连接的电感器(L3)；以及一端与电感器(L2)的另一端连接，另一端与端子电极(E4)连接的电感器(L4)。电感器(L3，L4)与电感器(L1，L2)设置在相同的导体层。由此，能够减少导体层的层数，并且能够降低平衡变压器与电感器的相互干扰。
-
公开(公告)号：CN113808829A
公开(公告)日：2021-12-17
申请号：CN202110666731.X
申请日：2021-06-16
Applicant: TDK株式会社
Abstract: 在使一对绕线在中途交叉的共模滤波器中，进一步提高一对绕线的对称性。共模滤波器(1)具备卷绕于卷芯部(13)的绕线(W1、W2)。绕线(W1、W2)包含：由以将一方卷绕于下层且将另一方卷绕于上层的方式排列并层卷绕的块(B1、B3)构成的层卷绕部(L1)；由以将另一方卷绕于下层且将一方卷绕于上层的方式排列并层卷绕的块(B2、B4)构成层卷绕部(L2)，块(B1、B4、B3、B2)按照该顺序排列，并且绕线(W1、W2)在邻接的块间交叉。这样，属于层卷绕部(L1)的块(B1)配置于凸缘部(11)的最近处，属于层卷绕部(L2)的块(B2)配置于凸缘部(12)的最近处，因此，可进一步提高一对绕线的对称性。
-
公开(公告)号：CN113808828A
公开(公告)日：2021-12-17
申请号：CN202110665797.7
申请日：2021-06-16
Applicant: TDK株式会社
Abstract: 在使一对绕线在中途交叉的共模滤波器中，改善高频段下的模式转换特性。共模滤波器(1)具备：具有端子电极(31、32)的凸缘部(11)；具有端子电极(33、34)的凸缘部(12)；以及沿相同方向卷绕于卷芯部(13)的绕线(W1、W2)。绕线(W1、W2)具有：在从接线部(31a、32a)计数的第一匝交叉的交叉部(C1)；在从接线部(33a、34a)计数的第一匝交叉的交叉部(C2)，且从接线部(31a、32a)计数的第二匝与从接线部(33a、34a)计数的第二匝之间的至少一部分排列并层卷绕。这样，一对绕线在第一匝交叉，因此，可改善高频段下的模式转换特性。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.025 seconds)
