公开(公告)号：CN105116815A

公开(公告)日：2015-12-02

申请号：CN201510631670.8

申请日：2015-09-29

Applicant: 上海十贝电子科技有限公司

Inventor： 陈志飞 ,  杨捷 ,  佘志安 ,  朱阅

IPC: G05B19/042

CPC classification number: G05B19/042 ,  G05B2219/25126

Abstract: 本发明提供了一种级联触发器，其包括若干个触发电路，每个触发电路包括依次相连的控制信号接收/发射模块、MCU模块、低频功率放大电路及天线，所述若干个触发电路均连接至一控制信号线上，所述控制信号线上还连接一主机，所述主机用于发送同步控制信号至其他触发电路，以及控制所述若干个触发电路进行触发信号的发射。该级联触发器，通过将原有的并联方式设置的触发电路更改为串联设置，线路无重复，并通过级联触发器的控制器(主机)控制各触发电路的发射接收工作的进行，线路简单，有效地减少了线路安装的成本及占用空间。

公开(公告)号：CN105094014A

公开(公告)日：2015-11-25

申请号：CN201510459191.2

申请日：2015-07-30

Applicant: 中国科学院电子学研究所

Inventor： 郭征 ,  王岩飞 ,  李和平 ,  朱建光 ,  周以国 ,  赵风华

IPC: G05B19/042

CPC classification number: G05B19/042 ,  G05B2219/25126

Abstract: 一种高速并行D/A时钟同步装置，包括信号调理单元，用于调节时钟信号的幅度大小，在开关单元接通前把时钟信号幅度提高至放大单元饱和的程度，待状态稳定后再降低幅度，使所述放大单元工作在线性区间，以及开关单元和放大单元。以及一种高速并行D/A时钟同步方法。本发明的装置和方法可以把多通道信号产生系统的同步性只集中在射频开关的通断上，将开关通断瞬间的过渡时间大幅压缩，消除D/A转换起始时刻时钟抖动带来的误差影响，具有良好的稳定性和可靠性；另一方面利用射频电路噪声小的特性，完成高速时钟信号从单端到差分的低噪声转换，可以满足电路差分信号使用要求。