对于多处理器系统的实时分析和控制

    公开(公告)号:CN108717387A

    公开(公告)日:2018-10-30

    申请号:CN201810480764.3

    申请日:2013-11-08

    Abstract: 本发明涉及对于多处理器系统的实时分析和控制。用于测试DUT的系统和方法,所述DUT包括以操作速度执行应用软件的多处理器阵列(MPA)。所述应用软件可以被配置为部署在MPA的第一硬件资源上,并且可被分析。可以创建测试代码,所述测试代码用于对MPA上的硬件资源进行配置以复制在所述应用软件中生成的数据以用于测试目的。所述应用软件可部署在第一硬件资源上。可以提供输入数据以激励DUT。所述测试代码可以执行为使用MPA的在执行所述应用软件时未被使用的硬件资源来将第一数据的至少一个子集提供给MPA的边缘处的管脚以便分析DUT。第一数据可以响应于发送声明而生成,所述发送声明由所述应用软件基于所述输入数据执行。

    测试装置
    2.
    发明授权

    公开(公告)号:CN104182318B

    公开(公告)日:2016-08-24

    申请号:CN201310204925.3

    申请日:2013-05-28

    Inventor: 朱俊豪

    CPC classification number: G06F11/2736 G06F11/2205 G06F11/2221 G06F11/2242

    Abstract: 一种测试装置,适于伺服器,此测试装置包括处理单元、控制单元、开关单元、及电源中继单元。处理单元产生重置信号与处理信号。控制单元具有第一实体层芯片与第二实体层芯片。第一实体层芯片具有第一通讯协定,第二实体层芯片具有第二通讯协定。开关单元接收工作电压与处理信号,以选择输出供电信号或断电信号。电源中继单元接收供电信号或断电信号。其中,当电源中继单元接收供电信号时,伺服器对第一实体层芯片进行一测试。当电源中继单元接收断电信号时,处理单元产生重置信号给控制单元,以使伺服器对第二实体层芯片进行一测试。

    多核心处理器的调试系统与调试方法

    公开(公告)号:CN105446933A

    公开(公告)日:2016-03-30

    申请号:CN201410503979.4

    申请日:2014-09-26

    Inventor: 康宇峰 王谦智

    CPC classification number: G06F11/26 G06F11/2242 G06F11/36 G06F11/362

    Abstract: 本发明涉及一种多核心处理器的调试系统与调试方法。调试系统包括调试主机、目标处理器以及映射与协议转换装置。此调试主机包括一调试器,而此目标处理器包括多个内核心。映射与协议转换装置连接于调试主机与目标处理器之间,辨识各内核心所属的核心架构,并依据各内核心所属的核心架构将每一内核心分别映射至至少一进程底下的至少一线程。之后,调试器依据各内核心所对应的进程与线程来对目标处理器进行一调试程序。

    一种高端容错服务器的节点故障记录方法

    公开(公告)号:CN105357064A

    公开(公告)日:2016-02-24

    申请号:CN201510931667.8

    申请日:2015-12-15

    CPC classification number: H04L41/069 G06F11/2242 H04L41/0654

    Abstract: 本发明公开了一种高端容错服务器的节点故障记录方法,其具体设计过程为:首先定义RMC对机柜内部节点故障管理LOG级别,这里的RMC为机柜管理控制器Racks Management Controller,LOG为日志文件;其次定义RMC对机柜内部节点故障管理LOG内容;最后定义RMC对机柜内部节点故障管理LOG的触发条件。该一种高端容错服务器的节点故障记录方法与现有技术相比,可以有效地完成RMC对机柜级别的节点故障LOG的记录和故障管理,使用户管理高端容错服务器的故障信息,如同管理单台服务器一样方便,实用性强,易于推广。

    在多个处理器/核的测试与调试进程期间控制电源、时钟和复位的装置和方法

    公开(公告)号:CN101432699A

    公开(公告)日:2009-05-13

    申请号:CN200780014808.3

    申请日:2007-04-26

    Inventor: R·A·麦高恩

    CPC classification number: G06F11/2242 G06F11/2236 G06F11/261

    Abstract: 提供一接口单元(1),该接口单元包括多个处理器核(11,12,1N)并用于JTAG测试与调试进程。该接口单元具有可以将测试与调试命令转变为控制信号的一逻辑单元。所述控制信号被施加给耦合到一处理器/核的电源状态机。由此可控制所述电源状态机的状态,从而控制关联的处理器/核的参数,即所述处理器/核的电源和时钟参数。此外,所述逻辑单元可产生使能开关的控制信号,开关可控制地选择将TRST信号和TMS信号施加给所述处理器/核的TAP单元(111,121,1N1)。这种能力允许每个处理器/核的TAP单元被同步。

    一种自动化测试的方法及装置

    公开(公告)号:CN107678897A

    公开(公告)日:2018-02-09

    申请号:CN201710842383.0

    申请日:2017-09-18

    Inventor: 张美

    CPC classification number: G06F11/2736 G06F11/2242

    Abstract: 本申请提供一种自动化测试的方法及装置。一种自动化测试的方法,所述方法应用于代理服务器,包括:在接收到测试设备发送的测试命令后,缓存所述测试命令;判断所述测试命令指定的被测设备是否处于空闲状态;若确定所述测试命令指定的被测设备处于空闲状态,则将所述测试命令发送给所述被测设备,并将所述被测设备标记为非空闲状态;在接收到所述被测设备针对所述测试命令返回的完整响应数据后,基于预定策略将所述完整响应数据返回给所述测试设备。本申请可提高自动化测试的效率,同时还可提升测试结果的准确性。

Patent Agency Ranking