-
公开(公告)号:CN107228986A
公开(公告)日:2017-10-03
申请号:CN201710471712.5
申请日:2017-06-20
Applicant: 上海华力微电子有限公司
IPC: G01R27/26 , G01R31/316 , H03M1/10
CPC classification number: G01R27/2605 , G01R31/2851 , H03M1/1071
Abstract: 本发明公开了一种电容失配检测电路及方法,该方法包括:将比较电路的反相输入端接固定直流电压;分别将第一外接电压端口和第二外接电压端口接地,另一端施加缓慢的斜坡电压,并于该比较电路的输出端电压反转时,记录此时所施加的电压值,分别计算第一待测电容与第二电测电容之间的连接节点电压;根据两次获得的第一待测电容与第二电测电容之间的连接节点电压,计算出第一待测电容与第二待测电容的关系,通过本发明,可提高电容失配检测的测试精度。
-
公开(公告)号:CN107094018A
公开(公告)日:2017-08-25
申请号:CN201710383559.0
申请日:2017-05-26
Applicant: 浙江杭可科技股份有限公司
IPC: H03M1/10
CPC classification number: H03M1/1071
Abstract: 模数/数模转换器老炼测试台,包括用于加热的高温试验箱、用于安装器件的老化板、老化板支架、驱动板以及用于向老化板上器件提供所需老炼电源的数字开关电源,高温试验箱底部设置万向轮,高温试验箱加热腔内设有加热装置;老化板支架安装在高温试验箱内,老化板支架上设有若干用于插入器件老化板的导向槽;老化板上设有用于固定老练器件的老化座;驱动板安装在高温试验箱后方的驱动板架上,驱动板上开有能与老化板的信号输出接口一致的对接座;驱动板包括用于检测老化板各种信号的检测器、用于处理传输数据的数据处理器、用于设定老练信号的人机交互界面以及控制器。本发明有益效果是:操作方便、安全性高、适用于多频段不同器件封装。
-
公开(公告)号:CN103712707B
公开(公告)日:2017-04-12
申请号:CN201210513583.9
申请日:2012-12-04
Applicant: 罗斯蒙特公司
Inventor: 杰森·哈洛德·鲁德 , 劳伦·迈克尔·安格斯塔德
CPC classification number: H03M1/1071 , G05B23/0221
Abstract: 一种过程变量变送器,包括:模数(A/D)转换器,接收由感测过程变量的传感器提供的传感器信号,并将传感器信号转换为数字信号。处理器接收数字信号,并提供指示数字信号的测量输出。噪声检测器接收传感器信号,并产生第一值和第二值,所述第一值指示相对于正阈值的正噪声事件的数目,所述第二值指示相对于负阈值的负噪声事件的数目。处理器估计噪声计数,并基于第一和第二值产生指示检测到的噪声的噪声输出。
-
公开(公告)号:CN106257837A
公开(公告)日:2016-12-28
申请号:CN201610452296.X
申请日:2016-06-21
Applicant: 飞思卡尔半导体公司
Inventor: 陈涛 , 道格拉斯·阿兰·加里蒂 , 金贤坤
IPC: H03M1/10
CPC classification number: H03M1/109 , H03H19/004 , H03M1/12 , H03M1/1071
Abstract: 本发明提供用于测试模/数转换器(ADC)的方法和电路。该方法包括:将模拟信号源的单端输出端耦合至放大器的差分输入端;将该放大器的差分输出端耦合至该ADC的差分输入端;从该模拟信号源的该单端输出端向该放大器的该差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号;放大该第一测试信号和第二测试信号以在该放大器的该差分输出端生成放大差分信号;向该ADC的该差分输入端提供该放大差分信号;并且确定该ADC的输出是否为所预期的。也可向该放大器的该差分输出端提供偏置。该方法允许使用具有单端输出端的数/模转换器(DAC)来测试具有差分输入端的ADC。
-
公开(公告)号:CN106059582A
公开(公告)日:2016-10-26
申请号:CN201610272294.2
申请日:2016-04-28
Applicant: 芯海科技(深圳)股份有限公司
Inventor: 庞新洁
IPC: H03M1/10
CPC classification number: H03M1/1071
Abstract: 本发明公开了一种数模混合信号芯片测试系统及方法,该系统包括有USB通信模块、在线检测模块、DAC测量模块、显示报警模块、线性扫描模块和差错处理模块,上述的模块均集成于ARM处理器中;该系统及方法具备多芯片在线检测、自动和手动相结合、实时记录保存数据和系统差错处理等功能,节省硬件成本和软件设计周期,同时,还能够避免外搭电路带来的不稳定因素。
-
公开(公告)号:CN105680858A
公开(公告)日:2016-06-15
申请号:CN201610023333.5
申请日:2016-01-14
Applicant: 电子科技大学
IPC: H03M1/10
CPC classification number: H03M1/1071
Abstract: 本发明公开了一种估计TIADC并行采集系统时间偏移误差的方法,首先通过各通道ADC采样得到各通道采样值,然后分别对各通道采样值进行希尔伯特变换,接着进行反正切、相位补偿以及相位解旋操作得到各通道采样输出离散信号的相位。假设通道0为参考通道,即不存在时间偏移误差,则可根据前文离散信号相位与时间偏移误差的关系求出各个通道存在的时间偏移误差。
-
公开(公告)号:CN104283559A
公开(公告)日:2015-01-14
申请号:CN201410314146.3
申请日:2014-07-03
Applicant: 英飞凌科技股份有限公司
IPC: H03M1/10
CPC classification number: H03M1/1071 , G01R31/2884 , H03M1/12
Abstract: 本发明公开了用于模数转换器的内建自测试。一种具有内建自测试电路的半导体芯片,包括:第一模数转换器(ADC),被配置为将在其输入处所接收到的模拟输入电压信号转换为表征所述第一ADC的数字输出电压信号;以及第二ADC,耦接到所述第一ADC的输入,并且被配置为将在其输入处所接收到的所述模拟输入电压信号转换为数字反馈电压信号,其中,基于数字反馈信号来生成所述模拟输入电压信号。
-
公开(公告)号:CN103959655A
公开(公告)日:2014-07-30
申请号:CN201280059637.7
申请日:2012-12-05
Applicant: 三星电子株式会社
Inventor: 李宗佑
IPC: H03M1/66
CPC classification number: H03M1/1071 , G06F11/0751 , H03M1/0651 , H03M1/1019 , H03M1/66 , H03M1/682 , H03M1/687 , H03M1/747
Abstract: 提供一种用于数模转换的装置及方法。所述装置包括:第一单元矩阵,用于输出与输入数字信号的多个最高有效位(MSB)对应的信号的电流,第二单元矩阵,用于输出与所述输入数字信号的多个最低有效位(LSB)对应的信号的电流,放大器,用于以预先设定的放大率放大所述第二单元矩阵的输出电流,以及加法器,用于将所述第一单元矩阵的输出电流和所述放大器的输出电流相加。
-
公开(公告)号:CN1598603B
公开(公告)日:2010-05-26
申请号:CN200410078565.8
申请日:2004-09-15
Applicant: 因芬尼昂技术股份公司
IPC: G01R27/26
CPC classification number: H03M1/1071 , G01R27/2605 , G01R31/27 , G01R31/2851 , G01R31/3167 , G01R31/3187
Abstract: 一种用于在一集成电路中、测试在一电容数组中之复数电容(C0,...,CN)的装置,其系包括一电源(6),以及一用于对该等电容(C0,...,CN)的至少其中之一循环地进行充电以及放电的装置(S1[n],12,7,8),而其系被馈送以该电源(6)。且在此装置中,该循环频率系取决于该电容(C0,...,CN)的数值,该循环频率、或该循环频率的一数量特征系藉由一装置(18)而加以测量。
-
公开(公告)号:CN108432144A
公开(公告)日:2018-08-21
申请号:CN201780005275.6
申请日:2017-04-12
Applicant: 密克罗奇普技术公司
CPC classification number: H03M1/34 , H03K5/131 , H03K5/14 , H03K2005/00058 , H03M1/007 , H03M1/1009 , H03M1/1028 , H03M1/1057 , H03M1/1071 , H03M1/18 , H03M1/38 , H03M1/502
Abstract: 本发明的实施例包含一种具有处理器、存储器及外围装置的微控制器,所述外围装置包含差分数字延迟线模/数转换器ADC。所述ADC包含:差分数字延迟线;电路,其包含所述差分数字延迟线中所含的一组延迟元件;及另一电路,其包含所述差分数字延迟线中所含的另一组延迟元件。所述第一电路经配置以生成表示输入的模/数转换的数据。所述第二电路经配置以校准到所述差分数字延迟线的源。
-
-
-
-
-
-
-
-
-