一种总线通信方法、电子设备及计算机可读存储介质

    公开(公告)号:CN116644012B

    公开(公告)日:2023-12-22

    申请号:CN202310920318.0

    申请日:2023-07-26

    Abstract: 本申请涉及一种总线通信方法、电子设备及计算机可读存储介质。主机先获取应答策略并确定连接在总线上的各从机在应答查询时占用总线的排序,该过程实际上就是主机与各个从机约定从机在应答查询时占用总线的时机。随后主机在总线上发送查询指令,各从机可以根据主机指示的排序,按序逐一占用总线向主机发送自身对查询指令的应答消息。因为从机是按照与主机约定好的排序发送应答消息,因此主机接收到一应答消息后也能够知晓该应答消息与哪一个从机对应,这样主机只需要发送一个查询指令,就能获取到所有从机的应答消息,而不需要逐一针对每一个从机发送查询指令,减少了主机向从机进行信息查询的耗时,提升了从机上报数据的实时性。

    用于锁定具有非透明桥接的PCIe网络的装置和方法

    公开(公告)号:CN113168389A

    公开(公告)日:2021-07-23

    申请号:CN201980079575.8

    申请日:2019-04-24

    Abstract: 一种互连计算机系统,包括快捷外围部件互连标准(Peripheral Component Interconnect Express,PCIe)结构、以通信方式耦合到所述PCIe结构的第一计算机系统、以通信方式耦合到所述PCIe结构的第二计算机系统,以及耦合到所述PCIe结构的共享单访问硬件资源。所述第一计算机系统包括第一处理器和耦合到所述第一处理器的第一存储器,其中,所述第一存储器用于存储:第一标志(flag),用于指示希望所述第一计算机系统访问所述共享单访问硬件资源;和跳转(turn)变量,用于指示所述第一计算机系统和所述第二计算机系统中的哪个有权访问所述共享单访问硬件资源。所述第二计算机系统包括第二处理器和耦合到所述第二处理器的第二存储器,其中,所述第二存储器用于存储第二标志,所述第二标志指示希望所述第二计算机系统访问所述共享单访问硬件资源。

    用于冗余过程控制器模块的主/从管理

    公开(公告)号:CN107533527B

    公开(公告)日:2021-05-11

    申请号:CN201680018054.8

    申请日:2016-03-21

    Inventor: 杨志 吕杰 邹磊

    Abstract: 一种系统,包括:第一和第二冗余控制器模块(202a‑202b),每个控制器模块包括模式管理电路(400a‑400b),该模式管理电路被配置成识别对应的控制器模块是在主模式中操作还是在从模式中操作。每个控制器模块中模式管理电路被配置成耦合到另一个控制器模块中的模式管理电路。控制器模块中的模式管理电路被配置成共同地操作以便控制器模块中的一个被分配主模式而控制器模块中的另一个被分配从模式。控制器模块中的模式管理电路中的至少一个被配置成在对应控制器模块中的模式管理电路准备好以供使用时基于接管信号(510a)分配主模式给该对应的控制器模块。

    电力管理装置和操作方法

    公开(公告)号:CN112204923A

    公开(公告)日:2021-01-08

    申请号:CN201980036362.7

    申请日:2019-09-27

    Abstract: 描述了用于设备连接系统的电力管理装置(10)。电力管理装置包括:处理模块(30),连接到数据通信线(35),用于与一个或多个外围设备(100)交换数据;中断接口(20),连接到中断通道(25),用于向和从外围设备(100)中的一个或多个发送中断;以及本地存储装置(50),连接到处理模块(30),用于存储与多个外围设备(100)的通信和多个外围设备(100)的操作相关的逻辑操作。

    针对50纳秒尖峰滤波器的测试

    公开(公告)号:CN107710183A

    公开(公告)日:2018-02-16

    申请号:CN201680034080.X

    申请日:2016-06-13

    Abstract: 描述了提供集成电路间(I2C)总线的改进性能的系统、方法和装置。一种测试旧式I2C设备中的尖峰滤波器的方法包括:根据I2C协议生成要在串行总线上传送的命令,其中该命令包括对应于旧式从设备的地址;将该命令与脉冲序列合并以获得测试信号;在该串行总线上传送该测试信号;以及基于该旧式从设备是否确收该测试信号来确定第一从设备中的尖峰滤波器的功效。该脉冲序列中的每个脉冲具有小于50ns的历时。该尖峰滤波器预期抑制具有小于50ns的历时的脉冲。

    仲裁电路及其控制方法

    公开(公告)号:CN102467474A

    公开(公告)日:2012-05-23

    申请号:CN201110349024.4

    申请日:2011-11-08

    Applicant: 索尼公司

    Inventor: 加藤木聪

    CPC classification number: G06F13/364

    Abstract: 一种仲裁电路包括:使用频率设置块,配置为对多个主机的每个设置用于限制多个主机的每个的总线使用频率的设置值;使用请求管理部分,配置为保持来自多个主机的每个的总线使用请求,并且从保持的使用请求中选择未授权的使用请求;使用频率限制块,配置为对多个主机的每个限制由使用请求管理部分选择的使用请求,使得多个主机的每个的总线使用频率将不超过对多个主机的每个设置的设置值;以及使用请求授权块,配置为从未由使用频率限制块限制的、从多个主机接收的使用请求中,授权多个主机的任一的使用请求。

    减少芯片上系统互连中的传送等待时间的方法和设备

    公开(公告)号:CN101091170A

    公开(公告)日:2007-12-19

    申请号:CN200580045175.3

    申请日:2005-12-23

    CPC classification number: G06F13/364

    Abstract: 本发明的实施例针对于一种用于减少芯片上系统中的传送等待时间的方法和设备,所述芯片上系统包括总线主控器、总线受控器和仲裁器,其中所述总线主控器、总线受控器和仲裁器之间处于电连通。将请求从所述总线主控器传输到所述仲裁器,其中优先级信号与等待时间要求相关联。所述仲裁器在将所述请求传输到所述总线受控器之前检查所述等待时间要求,并确定是否要提升所述优先级信号。接着将所述请求信号从所述仲裁器传输到所述总线受控器。所述总线受控器实现所述请求,并传输对所述请求的响应,其中所述传输包含所述优先级信号。

    计算机系统和操作计算机系统的方法

    公开(公告)号:CN1318993C

    公开(公告)日:2007-05-30

    申请号:CN02820457.3

    申请日:2002-10-04

    CPC classification number: G06F13/364

    Abstract: 总线具有本地总线(10a、10b)和共享总线(11a、11b)。仲裁器电路(15)发出仲裁许可(25),以便响应于执行总线访问事务的请求(22)来访问共享总线(11a、11b)。总线站(12)具有请求输出端(17a),用于向仲裁器电路(15)发出请求,所述总线站(12)具有许可输入端(19c),该许可输入端被设置成能独立于仲裁许可(25)而响应于请求(22)来接收本地许可(24)。所述总线站(12)被设置成用于启动事务,在跟随本地许可(24)后的总线周期内响应本地许可(24)将地址加到本地总线(10a、10b)上。桥接电路(16)在本地总线(10a、10b)与共享总线(11a、11b)之间提供耦合器。桥接站接收仲裁许可(25),并且在仲裁许可(25)的条件下的所述总线周期内,使所述耦合器能将地址传递给共享总线(11a、11b)。当桥接电路(16)检测出所述地址寻址共享总线(11a、11b)上的总线单元(14b、14c)并且在所述总线周期之前响应请求(22)未接收仲裁许可(25)时,它发信号通知站(12)禁止事务的进行。

Patent Agency Ranking