公开(公告)号：US20030079090A1

公开(公告)日：2003-04-24

申请号：US10045591

申请日：2001-10-24

Applicant: Cray Inc.

Inventor： James R. Kohn ,  Robert J. Baird

IPC: G06F012/00

CPC classification number: G06F9/3834 ,  G06F9/3004 ,  G06F9/30087 ,  G06F12/0808

Abstract: A method and system for selectively enabling a cache-invalidate function supplement to a resource-synchronization instruction such as test-and-set. Some embodiments include a first processor, a first memory, at least a first cache between the first processor and the first memory, wherein the first cache caches data accessed by the first processor from the first memory, wherein the first processor executes: a resource-synchronization instruction, an instruction that enables a cache-invalidate function to be performed upon execution of the resource-synchronization instruction, and an instruction that disables the cache-invalidate function from being performed upon execution of the resource-synchronization instruction.

Abstract translation: 一种用于选择性地启用对诸如测试和设置的资源同步指令的高速缓存无效功能补充的方法和系统。 一些实施例包括第一处理器，第一存储器，第一处理器和第一存储器之间的至少第一高速缓存，其中第一高速缓存从第一存储器缓存由第一处理器访问的数据，其中第一处理器执行： 同步指令，执行资源同步指令时执行高速缓存无效功能的指令，以及执行资源同步指令时禁止高速缓存无效功能的指令。