Invention Publication
- Patent Title: 应用于测试的裸芯片结构及其制造方法
- Patent Title (English): Bare chip structure applied to testing and manufacturing method thereof
-
Application No.: CN201611064905.0Application Date: 2016-11-28
-
Publication No.: CN106847719APublication Date: 2017-06-13
- Inventor: 左瑜
- Applicant: 西安科锐盛创新科技有限公司
- Applicant Address: 陕西省西安市高新区高新路86号领先时代广场(B座)第2幢1单元22层12202号
- Assignee: 西安科锐盛创新科技有限公司
- Current Assignee: 西藏紫光通信投资有限公司
- Current Assignee Address: 陕西省西安市高新区高新路86号领先时代广场(B座)第2幢1单元22层12202号
- Agency: 西安智萃知识产权代理有限公司
- Agent 刘长春
- Main IPC: H01L21/66
- IPC: H01L21/66 ; G01R31/26

Abstract:
本发明公开一种应用于测试的裸芯片结构及其制造方法。该结构100包括:主PCB板101、副PCB板102、裸芯片103、焊盘104/106、键合丝105/107、垫片110、金属排针111、保护罩112及电气绝缘油114;垫片110粘结主PCB板101上且裸芯片103粘结垫片110上;焊盘104环绕于裸芯片103四周并设置于主PCB板101上且通过键合丝105与裸芯片103的金属PAD连接;副PCB板102位于焊盘104外围并粘结主PCB板101上且通过金属插针111与主PCB板101实现电气连接;焊盘106设置于副PCB板102上且通过键合丝107与裸芯片103的金属PAD连接;保护罩112粘结于主PCB板101上并在其内部注入电气绝缘油114。本发明中,结构呈高低高阶梯状,提高了单位面积上键合丝的密度,能够保证裸芯片粘结时金属PAD免受污染,避免裸芯片和键合丝在空气中氧化。
Public/Granted literature
- CN106847719B 应用于测试的裸芯片结构及其制造方法 Public/Granted day:2019-08-13
Information query
IPC分类: