应用于测试的裸芯片结构及其制造方法
Abstract:
本发明公开一种应用于测试的裸芯片结构及其制造方法。该结构100包括:主PCB板101、副PCB板102、裸芯片103、焊盘104/106、键合丝105/107、垫片110、金属排针111、保护罩112及电气绝缘油114;垫片110粘结主PCB板101上且裸芯片103粘结垫片110上;焊盘104环绕于裸芯片103四周并设置于主PCB板101上且通过键合丝105与裸芯片103的金属PAD连接;副PCB板102位于焊盘104外围并粘结主PCB板101上且通过金属插针111与主PCB板101实现电气连接;焊盘106设置于副PCB板102上且通过键合丝107与裸芯片103的金属PAD连接;保护罩112粘结于主PCB板101上并在其内部注入电气绝缘油114。本发明中,结构呈高低高阶梯状,提高了单位面积上键合丝的密度,能够保证裸芯片粘结时金属PAD免受污染,避免裸芯片和键合丝在空气中氧化。
Public/Granted literature
Patent Agency Ranking
0/0