Invention Publication
- Patent Title: 在混合键合半导体器件中形成引线的方法
- Patent Title (English): METHOD FOR FORMING LEAD WIRES IN HYBRID-BONDED SEMICONDUCTOR DEVICES
-
Application No.: CN201880005485.XApplication Date: 2018-08-03
-
Publication No.: CN110121766APublication Date: 2019-08-13
- Inventor: 严孟 , 朱继锋 , 胡思平
- Applicant: 长江存储科技有限责任公司
- Applicant Address: 湖北省武汉市东湖开发区关东科技工业园华光大道18号7018室
- Assignee: 长江存储科技有限责任公司
- Current Assignee: 长江存储科技有限责任公司
- Current Assignee Address: 湖北省武汉市东湖开发区关东科技工业园华光大道18号7018室
- Agency: 北京永新同创知识产权代理有限公司
- Agent 林锦辉; 刘景峰
- Priority: 201710732727.2 2017.08.24 CN
- International Application: PCT/CN2018/098508 2018.08.03
- International Announcement: WO2019/037584 EN 2019.02.28
- Date entered country: 2019-06-27
- Main IPC: H01L21/60
- IPC: H01L21/60

Abstract:
公开了混合键合半导体结构和形成混合键合半导体结构的方法的实施例。该方法可以包括提供衬底和在衬底上形成基底电介质层。该方法还包括在基底电介质层中形成第一和第二导电结构以及设置交替电介质层堆叠层。设置交替电介质层堆叠层包括在基底电介质层和第一、第二导电结构上设置第一电介质层、以及依序设置第二、第三和第四电介质层。该方法还包括使交替电介质层堆叠层平坦化并蚀刻交替电介质层堆叠层以使用针对第一、第二、第三和第四电介质层中的每者的预设蚀刻速率来形成第一和第二开口。继续蚀刻直到第一和第二导电结构的至少部分被暴露。该方法还包括在第一和第二开口中形成导电材料以形成引线。
Public/Granted literature
- CN110121766B 在混合键合半导体器件中形成引线的方法 Public/Granted day:2020-03-27
Information query
IPC分类: