Invention Grant
- Patent Title: 半导体器件及其形成方法
-
Application No.: CN202110185564.7Application Date: 2021-02-10
-
Publication No.: CN113363158BPublication Date: 2024-05-24
- Inventor: 郑明达 , 李梓光 , 李松柏 , 吕文雄 , 蔡柏豪 , 张文哲
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹
- Agency: 北京德恒律治知识产权代理有限公司
- Agent 章社杲; 李伟
- Main IPC: H01L21/48
- IPC: H01L21/48 ; H01L23/488
Abstract:
一种方法包括形成第一导电部件；在第一导电部件的侧壁和顶面上沉积钝化层；蚀刻钝化层以露出第一导电部件；以及使钝化层的第一顶面凹进以形成阶梯。阶梯包括钝化层的第二顶面。该方法还包括在钝化层上形成平坦化层；以及形成延伸至钝化层中以接触第一导电部件的第二导电部件。本发明的实施例还涉及半导体器件及其形成方法。
Public/Granted literature
- CN113363158A 半导体器件及其形成方法 Public/Granted day:2021-09-07
Information query
IPC分类:
