MOS-LEISTUNGSTRANSISTOR MIT INTEGRIERTEM GATEWIDERSTAND
Abstract:
Transistorvorrichtung, die Folgendes aufweist: mindestens eine einzelne Transistorzelle, die in einem Transistorzellenfeld auf einem Halbleiterkörper angeordnet ist, wobei jede einzelne Transistorzelle eine Gateelektrode aufweist; einen Gatekontakt, der elektrisch mit den Gateelektroden der Transistorzellen gekoppelt und konfiguriert ist, um die mindestens eine Transistorzelle durch Bereitstellen eines Gatestroms in eine erste Richtung einzuschalten, und konfiguriert ist, um die mindestens eine Transistorzelle durch Bereitstellen eines Gatestroms in eine zweite Richtung abzuschalten, wobei die zweite Richtung zu der ersten Richtung entgegengesetzt ist, und mindestens eine Gatewiderstandsstruktur, die monolithisch in die Transistorvorrichtung integriert ist, wobei die Gatewiderstandsstruktur einen ersten Widerstand für den Gatestrom bereitstellt, wenn der Gatestrom in die erste Richtung fließt, und einen zweiten Widerstand für den Gatestrom, der von dem ersten Widerstand unterschiedlich ist, bereitstellt, wenn der Gatestrom in die zweite Richtung fließt.
Public/Granted literature
Information query
Patent Agency Ranking
0/0