数字数据处理系统中处理器与专用指令处理器间的接口

    公开(公告)号:CN1019152B

    公开(公告)日:1992-11-18

    申请号:CN87107291

    申请日:1987-12-07

    CPC classification number: G06F9/3877 G06F9/3885

    Abstract: 用于一个数字数据处理系统中的处理器及辅助处理器,其辅助处理器处理选定的指令,如浮点指令。通过状态线、数据线及总线将其处理器及辅助处理器相互连接起来,并也可把该系统中其他装置连接到总线上。当该处理器正在处理一个选定指令时,它要在数据线上把该指令的操作代码传送给辅助处理器,并要在该总线上把操作数传送给辅助处理器,同时在数据线上传送每个操作数涉及的信息。然后,该处理器通过状态线发出信号准备接收其处理结果。该辅助处理器执行完该特定指令时,要在状态线上发送代码指示处理结果正在送出,并在数据线上发送状态代码,在总线上发送处理结果数据。

    数字数据处理系统用的总线适配器装置

    公开(公告)号:CN1016653B

    公开(公告)日:1992-05-13

    申请号:CN88102566

    申请日:1988-05-06

    CPC classification number: G06F13/4027

    Abstract: 一个数字数据处理系统,包括多个处理子系统,每个子系统包括一个适配器以允许在驻留子系统和其它子系统之间进行传输。此适配器包括一个主动部分,它允许由该子系统起动的在输入/输出总线和更高级别的通信机制之间进行数据传输;还包括一个从动部份,它允许在更高级别通信机制和输入/输出总线之间进行由另外子系统起动的数据传输;还包括一个处理器间的通信机制,它允许该子系统与别的子系统通信,从而允许其它子系统与该系统一起进行控制操作。

    在流水线数据处理系统中对俘获微地址重新排队的方法和装置

    公开(公告)号:CN1013066B

    公开(公告)日:1991-07-03

    申请号:CN87102174

    申请日:1987-01-29

    CPC classification number: G06F9/268

    Abstract: 在微编程中央处理子系统中,通过识别和响应条件中断对微指令序列的执行之后,用于对微指令序列重新排队的装置和方法包括有一个微指令地址贮仓。与每个地址相关联有一个标记字段。当从译码器中选出一个微指令地址时,标记字段逻辑信号位被置位。当完成俘获例行程序执行俘获返回微指令并且贮仓中第一个标记位被置位时,装置就产生译码器下一信号,好象这个信号是由俘获返回微指令产生的,而不使用存贮在贮仓中的微指令地址。

    数字数据处理系统高速缓冲存储器内容的失效标记

    公开(公告)号:CN1048459A

    公开(公告)日:1991-01-09

    申请号:CN90107094.7

    申请日:1987-09-17

    CPC classification number: G06F12/0835

    Abstract: 一种机制,用来当高速缓冲存贮器里块的内容已被变更时,确定通过处理器外部的DMA(存贮直接存取)操作造成的失效以及用来标志该块失效以响应于一个可靠的决定。在DMA传送中,命令部件在发送地址之前建立了高速缓冲存贮器控制信号,该信号控制处理器去接收地址并确定是否与高速缓冲存贮器的内容相符合一致,如果是这样,则处理器要标志高速缓冲存贮器单元的内容失效。

    视频显示控制电路装置
    8.
    发明授权

    公开(公告)号:CN1010351B

    公开(公告)日:1990-11-07

    申请号:CN86105738

    申请日:1986-07-16

    CPC classification number: G09G5/346

    Abstract: 本电路布线涉及显示屏一个或数个区域的卷动操作,它包括:位映象存储器,至少一个地址发生和控制信号的电路芯片,一个或多个数据信号通道电路芯片,连接在各部分电路之间的计时电路和逻辑电路,从而可在每一次水平扫描期间,响应多个计时循环,进行刷新、卷动和更新操作。上述电路布线为显示装置的一次垂直扫描周期内,对整个位映象存储器重写,从而对本系统提供迅速而平滑的卷动操作和对存储器进行连续的寻址操作。

Patent Agency Ranking