-
公开(公告)号：CN1012224B
公开(公告)日：1991-03-27
申请号：CN87102175
申请日：1987-01-29
Applicant: 数字设备公司
Inventor： 罗伯特·E·斯图尔特 , 保罗·J·纳塔施 , 尤金·L·余 , 詹姆斯·B·凯勒 , 小约翰·F·亨利
IPC: G06F13/42
CPC classification number: G06F13/364
Abstract: 在一数据处理系统中，其中第一子系统通过系统总线访问第二子系统，是由一仲裁单元确定的，当接到访问系统总线的请求子系统不能使用这一访问与目标子系统相作用时，就通过给仲裁单元和其他子系统提供一个占线信号来解决，当该子系统有中断事务处理时占线信号使各子系统重置访问系统总线的请求，占线信号强制延迟系统总线的下一个仲裁，直到因占线信号而进行中断事务处理的任一子系统，可以重置一请求访问的信号为止。
-
公开(公告)号：CN1007186B
公开(公告)日：1990-03-14
申请号：CN87102176
申请日：1987-01-29
Applicant: 数字设备公司
IPC: G06F15/06
CPC classification number: G06F13/1615
Abstract: 用于数据处理系统的主存子系统包括多个储存逻辑信号组的存储器板。每一存储板包括多个阵列部件。每一阵列部件存储逻辑信号组，该逻辑信号组的长度与数据逻辑信号组字段的长度相等，且每一阵列部件具有使每一可寻址的数据信号组被存入的地址结构。每一地址字段被进一步改进，以降低干扰活动的概率。这种阵列独立地处理数据信号组，因此，涉及几个阵列的活动可以同时进行。存储子系统被做成可以提供流水线式重叠动作的结构，所以涉及几个阵列部件的活动能够同时进行。所以这种存储器部件适合于处理能连续地送入该系统的信号组。
-
公开(公告)号：CN87102176A
公开(公告)日：1987-09-02
申请号：CN87102176
申请日：1987-01-29
Applicant: 数字设备公司
IPC: G06F15/06
CPC classification number: G06F13/1615
Abstract: 用于数据处理系统的主存子系统包括多个储存逻辑信号组的存储器板。每一存储板包括多个阵列部件。每一阵列部件存储逻辑信号组，该逻辑信号组的长度与数据逻辑信号组字段的长度相等，且每一阵列部件具有使每一可寻址的数据信号组被存入的地址结构。每一地址字段被进一步改进，以降低干扰活动的概率。这种阵列独立地处理数据信号组，因此，涉及几个阵列的活动可以同时进行。存储子系统被做成可以提供流水线式重叠动作的结构，所以涉及几个阵列部件的活动能够同时进行。所以这种存储器部件适合于处理能连续地送入该系统的信号组。
-
公开(公告)号：CN87102175A
公开(公告)日：1987-12-09
申请号：CN87102175
申请日：1987-01-29
Applicant: 数字设备公司
Inventor： 罗伯特·E·斯图尔特 , 保罗·J·纳塔施 , 尤金·L·余 , 詹姆斯·B·凯勒 , 小约翰·F·亨利
IPC: G06F13/42
CPC classification number: G06F13/364
Abstract: 在一数据处理系统中，其中第一子系统通过系统总线访问第二子系统，是由一仲裁单元确定的。当接到访问系统总线的请求子系统不能使用这一访问与目标子系统相作用时，就通过给仲裁单元和其他子系统提供一个占线信号来解决。当该子系统有中断事务处理时占线信号使各子系统重置访问系统总线的请求。占线信号强制延迟系统总线的下一个仲裁，直到因占线信号而进行中断事务处理的任一子系统，可以重置一请求访问的信号为止。
-
-
-
Search Results
4
records
(took 0.025 seconds)
