公开(公告)号：CN1008667B

公开(公告)日：1990-07-04

申请号：CN87102161

申请日：1987-01-29

Applicant: 数字设备公司

Inventor： 罗伯特·E·斯图尔特 ,  唐纳德·F·胡珀

IPC: G06F9/22

CPC classification number: G06F9/28 ,  G06F9/223

Abstract: 在所揭示的微程序控制的数据处理系统中，使用了多个控制存贮器，按照对宏指令顺序的响应控制该数据处理系统。在每个控制存贮器之间设置有一个锁存部件，导致产生出在不同的系统时钟周期加到每个控制存贮器上的一个给定地址。由此，在不同的时钟周期内，从每个控制存贮中给出相对应的微指令段，并使它有可能通过中央处理机把其微指令段与其对应着的数据流协调一致。采用多个控制存贮器可以减少为延迟微指令段所需的“门”的数目。

公开(公告)号：CN1012224B

公开(公告)日：1991-03-27

申请号：CN87102175

申请日：1987-01-29

Applicant: 数字设备公司

Inventor： 罗伯特·E·斯图尔特 ,  保罗·J·纳塔施 ,  尤金·L·余 ,  詹姆斯·B·凯勒 ,  小约翰·F·亨利

IPC: G06F13/42

CPC classification number: G06F13/364

Abstract: 在一数据处理系统中，其中第一子系统通过系统总线访问第二子系统，是由一仲裁单元确定的，当接到访问系统总线的请求子系统不能使用这一访问与目标子系统相作用时，就通过给仲裁单元和其他子系统提供一个占线信号来解决，当该子系统有中断事务处理时占线信号使各子系统重置访问系统总线的请求，占线信号强制延迟系统总线的下一个仲裁，直到因占线信号而进行中断事务处理的任一子系统，可以重置一请求访问的信号为止。

公开(公告)号：CN87102161A

公开(公告)日：1987-09-09

申请号：CN87102161

申请日：1987-01-29

Applicant: 数字设备公司

Inventor： 罗伯特·E·斯图尔特 ,  唐纳德·F·胡珀

IPC: G06F9/22

CPC classification number: G06F9/28 ,  G06F9/223

Abstract: 在所揭示的微程序控制的数据处理系统中，使用了多个控制存贮器，按照对宏指令顺序的响应控制该数据处理系统。在每个控制存贮器之间设置有锁存部件。这些锁存部件是在给定的地址上产生的，并在不同的系统时钟周期内把它加到每个控制存贮器上。由此，在不同的时钟周期内，从每个控制存贮中给出相对应的微指令段，并使它有可能通过中央处理机把其微指令段与其对应着的数据流协调一致。采用多个控制存贮器可以减少为延迟微指令段所需的“门”的数目。

公开(公告)号：CN87102175A

公开(公告)日：1987-12-09

申请号：CN87102175

申请日：1987-01-29

Applicant: 数字设备公司

Inventor： 罗伯特·E·斯图尔特 ,  保罗·J·纳塔施 ,  尤金·L·余 ,  詹姆斯·B·凯勒 ,  小约翰·F·亨利

IPC: G06F13/42

CPC classification number: G06F13/364

Abstract: 在一数据处理系统中，其中第一子系统通过系统总线访问第二子系统，是由一仲裁单元确定的。当接到访问系统总线的请求子系统不能使用这一访问与目标子系统相作用时，就通过给仲裁单元和其他子系统提供一个占线信号来解决。当该子系统有中断事务处理时占线信号使各子系统重置访问系统总线的请求。占线信号强制延迟系统总线的下一个仲裁，直到因占线信号而进行中断事务处理的任一子系统，可以重置一请求访问的信号为止。