一种核电厂DCS平台显示屏通用显示驱动装置及方法

    公开(公告)号:CN113986178B

    公开(公告)日:2023-06-20

    申请号:CN202111327440.4

    申请日:2021-11-10

    Abstract: 本发明公开了一种核电厂DCS平台显示屏通用显示驱动装置及方法,装置包括状态管理模块、数据处理模块、图符拼接模块和芯片驱动模块;数据处理模块将各板卡所需显示信息转为相应显示字符的ASCII码值;图符拼接模块根据状态管理模块输出的状态以及数据处理模块输出的ASCII码值,将相应显示字符的字符数据从字库中调取出,经数据拼接后将带坐标字符数据及地址存入内建RAM块中;内建RAM块中任意bit位均可自由控制;状态管理模块进行显示屏状态管理,并根据不同状态将不同数据传输至芯片驱动模块;芯片驱动模块将数据按照既定协议传输至控制芯片。本发明通过简单配置即可实现多种板卡不同显示屏不同分区显示内容的统一驱动。

    一种核电厂DCS平台显示屏通用显示驱动装置及方法

    公开(公告)号:CN113986178A

    公开(公告)日:2022-01-28

    申请号:CN202111327440.4

    申请日:2021-11-10

    Abstract: 本发明公开了一种核电厂DCS平台显示屏通用显示驱动装置及方法,装置包括状态管理模块、数据处理模块、图符拼接模块和芯片驱动模块;数据处理模块将各板卡所需显示信息转为相应显示字符的ASCII码值;图符拼接模块根据状态管理模块输出的状态以及数据处理模块输出的ASCII码值,将相应显示字符的字符数据从字库中调取出,经数据拼接后将带坐标字符数据及地址存入内建RAM块中;内建RAM块中任意bit位均可自由控制;状态管理模块进行显示屏状态管理,并根据不同状态将不同数据传输至芯片驱动模块;芯片驱动模块将数据按照既定协议传输至控制芯片。本发明通过简单配置即可实现多种板卡不同显示屏不同分区显示内容的统一驱动。

    基于FPGA的nor flash坏块管理系统及方法

    公开(公告)号:CN113176970B

    公开(公告)日:2021-10-22

    申请号:CN202110716395.5

    申请日:2021-06-28

    Abstract: 本发明公开了一种基于FPGA的nor flash坏块管理系统及方法,包括主nor flash模块、备份nor flash模块以及nor flash控制器;当所述主nor flash模块中的块出现故障时,所述nor flash控制器构建故障块与所述备份nor flash模块中可用备份块的映射关系,并根据所述映射关系,用所述可用备份块代替所述故障块。本发明的目的在于提供一种基于FPGA的nor flash坏块管理系统及方法,在nor flash遇到存储操作异常时自动进行坏块管理,解决nor flash因长时间使用出现的老化、偶发性块故障的问题。

    一种核电厂DCS平台时钟源性能提高系统及方法

    公开(公告)号:CN113078900A

    公开(公告)日:2021-07-06

    申请号:CN202110341689.4

    申请日:2021-03-30

    Abstract: 本发明公开了一种核电厂DCS平台时钟源性能提高系统及方法,本发明的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器;接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号;数字鉴相器用于根据输入的接收机的1PPS和本地时钟源经所述分频器分频的1PPS之间的相位差值输出与差值线性相关的控制字;数字环路滤波器对数字鉴相器输出的控制字进行处理输出频率控制字;频率控制字选择器根据系统工作模式,选择输出相应的频率控制字以驱动直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本发明提高核电厂DCS平台系统稳定性及可靠性。

    一种基于FPGA的自诊断方法

    公开(公告)号:CN109839918B

    公开(公告)日:2020-10-27

    申请号:CN201910168374.7

    申请日:2019-03-06

    Abstract: 本发明公开了一种基于FPGA的自诊断方法,所述方法包括:对优选模块的输入接口、优选模块的驱动输出接口和优选模块的优先级逻辑进行诊断;对优选模块的输入接口进行诊断包括:将优选模块的同源输入接口信号进行比对,查看是否一致;对优选模块的驱动输出接口进行诊断包括:将优选模块的输出控制逻辑与输出反馈信号进行比对,查看是否一致;对优选模块的优先级逻辑进行诊断包括:在对优选模块的输入指令进行优先级逻辑选择时,同时进行优先级逻辑诊断,即把存入内部ROM或逻辑中优先级真值表数据全部读出进行CRC校验,查看CRC校验是否正确;为优选模块对不同系统的信号进行优先级判断,确定被驱动设备按照正确的信号执行动作提供了保障。

    一种用于核电厂SVDU的多图层显示协处理器

    公开(公告)号:CN113744122B

    公开(公告)日:2023-06-20

    申请号:CN202111112365.X

    申请日:2021-09-23

    Abstract: 本发明公开了一种用于核电厂SVDU的多图层显示协处理器,包括图层调度模块和图层处理模块;所述图层调度模块,内置多个基础指令,用于根据接收的控制指令选择相应的基础指令发送给所述图层处理模块;其中,所述控制指令由与所述多图层显示协处理器外接的主处理器生成;所述图层处理模块,用于根据所述基础指令生成相应的图像数据,并将所述图像数据传输至外接的显示设备进行显示。本发明的目的在于提供一种用于核电厂SVDU的多图层显示协处理器,减轻SVDU主处理器的时间任务开销,提升核电厂SVDU响应时间。

    一种核电厂DCS平台网络运行态势感知方法及系统

    公开(公告)号:CN112333147B

    公开(公告)日:2022-04-01

    申请号:CN202011058488.5

    申请日:2020-09-30

    Abstract: 本发明公开了一种核电厂DCS平台网络运行态势感知方法,包括以下步骤:获取运行态势指标;产生初始聚类中心进行二次聚类获取各个链路在各个时段的态势值;获取各个链路的权重;获取各个链路的链路运行态势加权值。本发明还公开了一种核电厂DCS平台网络运行态势感知系统。本发明一种核电厂DCS平台网络运行态势感知方法及系统,使得核电厂DCS系统中零散的网络态势信息得到聚合,能够反映出系统中网络变化的整体情况。同时,根据网络态势加权值的变化情况,能够及时定位网络不稳定及故障时间点,方便系统网络维护和管理。

    基于FPGA的nor flash坏块管理系统及方法

    公开(公告)号:CN113176970A

    公开(公告)日:2021-07-27

    申请号:CN202110716395.5

    申请日:2021-06-28

    Abstract: 本发明公开了一种基于FPGA的nor flash坏块管理系统及方法,包括主nor flash模块、备份nor flash模块以及nor flash控制器;当所述主nor flash模块中的块出现故障时,所述nor flash控制器构建故障块与所述备份nor flash模块中可用备份块的映射关系,并根据所述映射关系,用所述可用备份块代替所述故障块。本发明的目的在于提供一种基于FPGA的nor flash坏块管理系统及方法,在nor flash遇到存储操作异常时自动进行坏块管理,解决nor flash因长时间使用出现的老化、偶发性块故障的问题。

    一种FPGA架构的防止数据阻塞方法、装置、设备和介质

    公开(公告)号:CN112235163A

    公开(公告)日:2021-01-15

    申请号:CN202011132959.2

    申请日:2020-10-21

    Abstract: 本发明提供的一种FPGA架构的防止数据阻塞方法、装置、设备和介质,该方法通过通道动态开闭方法对待判断数据通道进行检测,将打开的通道作为有效数据通道,排除关闭的通道,使得不需要对每一个数据通道都进行轮询,仅对打开的通道进行轮询,有效减少轮询处理的数据量,缓解数据阻塞。然后选取其中一个有效数据通道的数据进行轮询,并通过超时预判方法对数据进行判断,当数据存在异常,则直接对下一有效数据通道的数据进行轮询,并重复执行通过超时预判方法对数据进行判断的步骤,直至所有有效数据通道完成轮询结束,已排除存在异常的数据,不对异常的数据进行轮询,减少轮询处理的数据量,缓解数据阻塞,保证核电厂安全DCS平台的数据的安全稳定性。

Patent Agency Ranking