-
公开(公告)号：CN113986178B
公开(公告)日：2023-06-20
申请号：CN202111327440.4
申请日：2021-11-10
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种核电厂DCS平台显示屏通用显示驱动装置及方法，装置包括状态管理模块、数据处理模块、图符拼接模块和芯片驱动模块；数据处理模块将各板卡所需显示信息转为相应显示字符的ASCII码值；图符拼接模块根据状态管理模块输出的状态以及数据处理模块输出的ASCII码值，将相应显示字符的字符数据从字库中调取出，经数据拼接后将带坐标字符数据及地址存入内建RAM块中；内建RAM块中任意bit位均可自由控制；状态管理模块进行显示屏状态管理，并根据不同状态将不同数据传输至芯片驱动模块；芯片驱动模块将数据按照既定协议传输至控制芯片。本发明通过简单配置即可实现多种板卡不同显示屏不同分区显示内容的统一驱动。
-
公开(公告)号：CN113986178A
公开(公告)日：2022-01-28
申请号：CN202111327440.4
申请日：2021-11-10
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种核电厂DCS平台显示屏通用显示驱动装置及方法，装置包括状态管理模块、数据处理模块、图符拼接模块和芯片驱动模块；数据处理模块将各板卡所需显示信息转为相应显示字符的ASCII码值；图符拼接模块根据状态管理模块输出的状态以及数据处理模块输出的ASCII码值，将相应显示字符的字符数据从字库中调取出，经数据拼接后将带坐标字符数据及地址存入内建RAM块中；内建RAM块中任意bit位均可自由控制；状态管理模块进行显示屏状态管理，并根据不同状态将不同数据传输至芯片驱动模块；芯片驱动模块将数据按照既定协议传输至控制芯片。本发明通过简单配置即可实现多种板卡不同显示屏不同分区显示内容的统一驱动。
-
公开(公告)号：CN109902041A
公开(公告)日：2019-06-18
申请号：CN201910180283.5
申请日：2019-03-11
Applicant: 中国核动力研究设计院
Inventor： 吴志强 , 马权 , 王远兵 , 赵洋 , 韩文兴 , 余波 , 蒋维 , 孙福海 , 张文帅 , 魏荣超 , 陈达其 , 徐孝芬 , 水璇璇 , 黄俊 , 潘智力 , 李晓龙 , 李昆
IPC: G06F13/16
Abstract: 本发明公开了一种用于核电厂多样化系统的基于FPGA的SDRAM驱动器设计方法，本发明基于FPGA进行SDRAM驱动器设计，充分利用FPGA的高速、并行、片上块状RAM多等特点，使用了横向地址生成方法，使得对SDRAM的数据访问速度提升明显。另外，本发明提供完善的控制机制和接口缓冲功能。本发明使得核电厂多样化系统中使用SDRAM的数据存取性能显著提升，有效减小了上层应用功能的时间开销、降低了设计复杂度，提高了系统的整体性能。
-
公开(公告)号：CN113568390B
公开(公告)日：2021-12-14
申请号：CN202111104165.X
申请日：2021-09-22
Applicant: 中国核动力研究设计院
IPC: G05B19/418
Abstract: 本发明公开了一种基于多级处理器的DCS系统动态分层通信方法及系统，包括以下步骤：获取多级处理器中多个处理器的性能指标；获取性能指标差值d；在性能指标差值d大于或等于阈值D时，对应存在业务交互的两个处理器中，性能指标高的处理器按照层次优先级执行处理性能指标低的处理器的至少一个功能，性能指标低的处理器停止执行对应功能。本发明的目的在于提供一种基于多级处理器的DCS系统动态分层通信方法及系统，通过这种方法，DCS系统的各节点中的多级处理器根据相邻处理器的处理性能指标进行判断，动态调整各自所承担的通信任务，有效的解决了因为单个处理器的性能下降导致通信质量降低的问题。
-
公开(公告)号：CN112201378A
公开(公告)日：2021-01-08
申请号：CN202011130715.0
申请日：2020-10-21
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了基于核电厂DCS平台的热备切换方法，涉及安全级数字化控制领域，其技术方案要点是：包括两个主控模块，两个主控模块之间通过硬接线连接，并根据FPGA实时高效并行操作实现主用与备用主控模块之间交互状态；主用主控模块通过数据链路发送同步数据至备用主控模块；备用主控模块根据同步数据覆盖自身相应数据区，并跟随主用主控模块运行；将主用与备用主控模块的运行状态进行对比，并以择优状态判断是否需要主备切换；若需要，则主用主控模块将系统控制权及时转移给功能完备的备用主控模块完成主备切换。本发明利用FPGA高效快速并行的优点，并基于系统主备标识唯一实现方法和真值表逻辑判别主备方法，保证了系统中主设备不存在失效情况。
-
Patent Agency Ranking
公开(公告)号：CN106933542B
公开(公告)日：2019-06-07
申请号：CN201710204547.7
申请日：2017-03-31
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种用于核电厂DCS系统的基于FPGA的DMA协处理器包括CPU，CPU通过EMIF总线与DMA协处理器互联，DMA协处理器通过另外两组EMIF总线分别与Flash，SRAM和GPU连接，其中Flash和GPU存储设备共享地址总线和数据总线。CPU对DMA协处理器发出DMA指令，并同时以透传的方式，将上层软件的图形组态数据下装到Flash；将动态数据写入SRAM；在上电初始化后配置GPU的工作参数。DMA协处理器：包括Flash驱动逻辑、SRAM驱动逻辑、GPU驱动逻辑、数据缓存逻辑以及总线切换逻辑，通过EMIF总线切换为CPU提供访问Flash、SRAM或GPU的通道。
-
公开(公告)号：CN106933542A
公开(公告)日：2017-07-07
申请号：CN201710204547.7
申请日：2017-03-31
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种用于核电厂DCS系统的基于FPGA的DMA协处理器包括CPU，CPU通过EMIF总线与DMA协处理器互联，DMA协处理器通过另外两组EMIF总线分别与Flash，SRAM和GPU连接，其中Flash和GPU存储设备共享地址总线和数据总线。CPU对DMA协处理器发出DMA指令，并同时以透传的方式，将上层软件的图形组态数据下装到Flash；将动态数据写入SRAM；在上电初始化后配置GPU的工作参数。DMA协处理器：包括Flash驱动逻辑、SRAM驱动逻辑、GPU驱动逻辑、数据缓存逻辑以及总线切换逻辑，通过EMIF总线切换为CPU提供访问Flash、SRAM或GPU的通道。
-
公开(公告)号：CN113176970B
公开(公告)日：2021-10-22
申请号：CN202110716395.5
申请日：2021-06-28
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种基于FPGA的nor flash坏块管理系统及方法，包括主nor flash模块、备份nor flash模块以及nor flash控制器；当所述主nor flash模块中的块出现故障时，所述nor flash控制器构建故障块与所述备份nor flash模块中可用备份块的映射关系，并根据所述映射关系，用所述可用备份块代替所述故障块。本发明的目的在于提供一种基于FPGA的nor flash坏块管理系统及方法，在nor flash遇到存储操作异常时自动进行坏块管理，解决nor flash因长时间使用出现的老化、偶发性块故障的问题。
-
公开(公告)号：CN113078900A
公开(公告)日：2021-07-06
申请号：CN202110341689.4
申请日：2021-03-30
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种核电厂DCS平台时钟源性能提高系统及方法，本发明的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器；接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；数字鉴相器用于根据输入的接收机的1PPS和本地时钟源经所述分频器分频的1PPS之间的相位差值输出与差值线性相关的控制字；数字环路滤波器对数字鉴相器输出的控制字进行处理输出频率控制字；频率控制字选择器根据系统工作模式，选择输出相应的频率控制字以驱动直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本发明提高核电厂DCS平台系统稳定性及可靠性。
-
公开(公告)号：CN109839918B
公开(公告)日：2020-10-27
申请号：CN201910168374.7
申请日：2019-03-06
Applicant: 中国核动力研究设计院
IPC: G05B23/02
Abstract: 本发明公开了一种基于FPGA的自诊断方法，所述方法包括：对优选模块的输入接口、优选模块的驱动输出接口和优选模块的优先级逻辑进行诊断；对优选模块的输入接口进行诊断包括：将优选模块的同源输入接口信号进行比对，查看是否一致；对优选模块的驱动输出接口进行诊断包括：将优选模块的输出控制逻辑与输出反馈信号进行比对，查看是否一致；对优选模块的优先级逻辑进行诊断包括：在对优选模块的输入指令进行优先级逻辑选择时，同时进行优先级逻辑诊断，即把存入内部ROM或逻辑中优先级真值表数据全部读出进行CRC校验，查看CRC校验是否正确；为优选模块对不同系统的信号进行优先级判断，确定被驱动设备按照正确的信号执行动作提供了保障。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.049 seconds)
