一种基于FPGA的自诊断方法

    公开(公告)号:CN109839918B

    公开(公告)日:2020-10-27

    申请号:CN201910168374.7

    申请日:2019-03-06

    Abstract: 本发明公开了一种基于FPGA的自诊断方法,所述方法包括:对优选模块的输入接口、优选模块的驱动输出接口和优选模块的优先级逻辑进行诊断;对优选模块的输入接口进行诊断包括:将优选模块的同源输入接口信号进行比对,查看是否一致;对优选模块的驱动输出接口进行诊断包括:将优选模块的输出控制逻辑与输出反馈信号进行比对,查看是否一致;对优选模块的优先级逻辑进行诊断包括:在对优选模块的输入指令进行优先级逻辑选择时,同时进行优先级逻辑诊断,即把存入内部ROM或逻辑中优先级真值表数据全部读出进行CRC校验,查看CRC校验是否正确;为优选模块对不同系统的信号进行优先级判断,确定被驱动设备按照正确的信号执行动作提供了保障。

    一种基于多状态的DPRAM访问方法及系统

    公开(公告)号:CN110209612A

    公开(公告)日:2019-09-06

    申请号:CN201910487141.3

    申请日:2019-06-05

    Abstract: 本发明公开了一种基于多状态的DPRAM访问方法,包括:当任意所述控制器需要从接收缓冲区上读取数据时,调取资源状态区中两个缓冲区的状态信息,并从分配矩阵中获取该状态信息对应的操作进行执行。本发明还公开了一种基于多状态的DPRAM访问系统。本发明一种基于多状态的DPRAM访问方法及系统,提供了一种实现了高安全性、高确定性、高鲁棒性的数据通信资源访问方法,设计对应的交换数据状态矩阵完成高效的DPRAM资源访问,使读数据方不会产生非法的数据,且本发明不会另外需要新增电路或其他硬件资源。

    一种基于FPGA的自诊断方法

    公开(公告)号:CN109839918A

    公开(公告)日:2019-06-04

    申请号:CN201910168374.7

    申请日:2019-03-06

    Abstract: 本发明公开了一种基于FPGA的自诊断方法,所述方法包括:对优选模块的输入接口、优选模块的驱动输出接口和优选模块的优先级逻辑进行诊断;对优选模块的输入接口进行诊断包括:将优选模块的同源输入接口信号进行比对,查看是否一致;对优选模块的驱动输出接口进行诊断包括:将优选模块的输出控制逻辑与输出反馈信号进行比对,查看是否一致;对优选模块的优先级逻辑进行诊断包括:在对优选模块的输入指令进行优先级逻辑选择时,同时进行优先级逻辑诊断,即把存入内部ROM或逻辑中优先级真值表数据全部读出进行CRC校验,查看CRC校验是否正确;为优选模块对不同系统的信号进行优先级判断,确定被驱动设备按照正确的信号执行动作提供了保障。

Patent Agency Ranking