公开(公告)号：CN101145770B

公开(公告)日：2012-07-18

申请号：CN200710143083.X

申请日：2007-08-22

Applicant: 爱德万测试株式会社

Inventor： 藤田和宽 ,  须田昌克 ,  莲见卓也

IPC: H03K5/13 ,  G01R31/28

CPC classification number: G01R31/3016

Abstract: 本发明提供一种延迟电路、测试装置、半导体芯片、初始化电路及初始化方法。延迟电路包括：第1延迟元件；第2延迟元件；及测量第1延迟元件对每个延迟设定值产生的延迟量且对第1延迟元件进行初始化的初始化部。初始化部包括：将第1延迟元件的输出信号输入到第1延迟元件的第1循环路径；将第2延迟元件的输出信号输入到第2延迟元件的第2循环路径；对第1延迟元件依次设定不同的延迟设定值，依次测量第1延迟元件中的延迟量的第1测量部；使第2延迟元件的延迟设定值不发生变化，和第1测量部同步测量第2延迟元件中的延迟量的第2测量部；用第2测量部与相应延迟量同步测量所得延迟量，来补正第1测量部测得的延迟量的延迟量计算部。

公开(公告)号：CN101145770A

公开(公告)日：2008-03-19

申请号：CN200710143083.X

申请日：2007-08-22

Applicant: 爱德万测试株式会社

Inventor： 藤田和宽 ,  须田昌克 ,  莲见卓也

IPC: H03K5/13 ,  G01R31/28

CPC classification number: G01R31/3016

Abstract: 本发明提供一种延迟电路、测试装置、存储介质、半导体芯片、初始化电路及初始化方法。延迟电路包括：第1延迟元件；第2延迟元件；及测量第1延迟元件对每个延迟设定值产生的延迟量且对第1延迟元件进行初始化的初始化部。初始化部包括：将第1延迟元件的输出信号输入到第1延迟元件的第1循环路径；将第2延迟元件的输出信号输入到第2延迟元件的第2循环路径；对第1延迟元件依次设定不同的延迟设定值，依次测量第1延迟元件中的延迟量的第1测量部；使第2延迟元件的延迟设定值不发生变化，和第1测量部同步测量第2延迟元件中的延迟量的第2测量部；用第2测量部与相应延迟量同步测量所得延迟量，来补正第1测量部测得的延迟量的延迟量计算部。