公开(公告)号：CN101536181B

公开(公告)日：2012-06-06

申请号：CN200780041277.7

申请日：2007-10-09

Applicant: 日本电气株式会社 ,  瑞萨电子株式会社

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  前田胜美 ,  船矢琢央 ,  森健太郎 ,  前田武彦 ,  川野连也 ,  萱岛祐治

IPC: H01L23/12

CPC classification number: H01L23/5389 ,  H01L24/19 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92 ,  H01L2224/92244 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/83 ,  H01L2224/82

Abstract: 一种半导体装置，包括：金属框架，其包括贯通的开口；半导体芯片，其设置在开口中；绝缘层，其设置在金属框架的上表面上，以覆盖上表面，所述上表面是半导体芯片的电路形成表面；布线层，其通过绝缘材料只设置在金属框架的上表面侧，并且电连接到半导体芯片的电路；通孔导体，其用于在将半导体芯片的电路和布线层电连接；以及树脂层，其设置在金属框架的下表面上。

公开(公告)号：CN110349932B

公开(公告)日：2024-07-09

申请号：CN201910645110.6

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  船矢琢央

IPC: H01L23/488 ,  H01L23/495 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L25/16 ,  H01L27/06 ,  H01L27/12 ,  H10B80/00

Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。

公开(公告)号：CN108807208A

公开(公告)日：2018-11-13

申请号：CN201810383978.9

申请日：2013-03-25

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/66 ,  H01L23/488 ,  H01L23/522 ,  H01L27/06

CPC classification number: H01L21/3205 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L22/14 ,  H01L22/32 ,  H01L23/49575 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L27/06 ,  H01L27/0617 ,  H01L27/0688 ,  H01L28/10 ,  H01L2223/6655 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01015

Abstract: 公开了一种半导体装置。在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN105051886A

公开(公告)日：2015-11-11

申请号：CN201380075051.4

申请日：2013-03-25

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L21/3205 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L22/14 ,  H01L22/32 ,  H01L23/49575 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L27/06 ,  H01L27/0617 ,  H01L27/0688 ,  H01L28/10 ,  H01L2223/6655 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01015

Abstract: 在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN104603940A

公开(公告)日：2015-05-06

申请号：CN201480001983.9

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  船矢琢央

IPC: H01L23/64

Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。

公开(公告)号：CN108695264B

公开(公告)日：2023-08-25

申请号：CN201810312732.2

申请日：2018-04-09

Applicant: 瑞萨电子株式会社

Inventor： 坂田贤治 ,  秋叶俊彦 ,  船矢琢央 ,  土屋秀昭 ,  吉田裕一

IPC: H01L23/13 ,  H01L23/488

Abstract: 本申请涉及半导体器件。旨在提高半导体器件的可靠性。半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。该半导体芯片包括焊盘、包括露出焊盘的一部分的开口的绝缘膜以及形成在从开口露出的焊盘上方的柱电极。印刷电路板包括端子和包括用于露出端子的一部分的开口的抗蚀剂层。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。从绝缘膜的上表面测量柱电极的厚度h1。从抗蚀剂层的上表面测量焊料层的厚度h2。厚度h1大于或等于厚度h2的一半并且小于或等于厚度h2。

公开(公告)号：CN108695264A

公开(公告)日：2018-10-23

申请号：CN201810312732.2

申请日：2018-04-09

Applicant: 瑞萨电子株式会社

Inventor： 坂田贤治 ,  秋叶俊彦 ,  船矢琢央 ,  土屋秀昭 ,  吉田裕一

IPC: H01L23/13 ,  H01L23/488

CPC classification number: H01L24/13 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/02206 ,  H01L2224/02215 ,  H01L2224/0345 ,  H01L2224/0362 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05014 ,  H01L2224/05022 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13005 ,  H01L2224/13014 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14131 ,  H01L2224/14133 ,  H01L2224/1601 ,  H01L2224/16013 ,  H01L2224/16058 ,  H01L2224/16112 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/1713 ,  H01L2224/73204 ,  H01L2224/81048 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/814 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2224/8191 ,  H01L2224/83192 ,  H01L2224/83862 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/3512 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/01047 ,  H01L2924/0103 ,  H01L2924/01029 ,  H01L2924/01028 ,  H01L2924/01083 ,  H01L2924/01051 ,  H01L2924/206 ,  H01L2924/207 ,  H01L2924/04941 ,  H01L2224/1146 ,  H01L2224/47 ,  H01L23/488 ,  H01L23/13

Abstract: 本申请涉及半导体器件。旨在提高半导体器件的可靠性。半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。该半导体芯片包括焊盘、包括露出焊盘的一部分的开口的绝缘膜以及形成在从开口露出的焊盘上方的柱电极。印刷电路板包括端子和包括用于露出端子的一部分的开口的抗蚀剂层。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。从绝缘膜的上表面测量柱电极的厚度h1。从抗蚀剂层的上表面测量焊料层的厚度h2。厚度h1大于或等于厚度h2的一半并且小于或等于厚度h2。

公开(公告)号：CN105051886B

公开(公告)日：2018-06-08

申请号：CN201380075051.4

申请日：2013-03-25

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L21/3205 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L22/14 ,  H01L22/32 ,  H01L23/49575 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L27/06 ,  H01L27/0617 ,  H01L27/0688 ,  H01L28/10 ,  H01L2223/6655 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01015

Abstract: 在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN107424972A

公开(公告)日：2017-12-01

申请号：CN201710684423.3

申请日：2012-12-19

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  长濑宽和 ,  船矢琢央

IPC: H01L23/495 ,  H01L23/522 ,  H01L23/528 ,  H01L27/06 ,  H01L23/488

Abstract: 本发明提供一种半导体装置。在半导体基板上形成有线圈CL5、CL6以及焊盘PD5、PD6、PD7。线圈CL5与线圈CL6串联地电连接在焊盘PD5与焊盘PD6之间，在线圈CL5与线圈CL6之间电连接有焊盘PD7。在线圈CL5的正下方形成有与线圈CL5磁耦合的线圈，在线圈CL6的正下方形成有与线圈CL6磁耦合的线圈，它们串联连接。当在线圈CL5、CL6的正下方的串联连接的线圈中流过电流时，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。

公开(公告)号：CN102646628A

公开(公告)日：2012-08-22

申请号：CN201210097778.X

申请日：2007-10-09

Applicant: 日本电气株式会社 ,  瑞萨电子株式会社

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  前田胜美 ,  船矢琢央 ,  森健太郎 ,  前田武彦 ,  川野连也 ,  萱岛祐治

IPC: H01L21/768 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L24/19 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92 ,  H01L2224/92244 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/83 ,  H01L2224/82

Abstract: 一种用于制造半导体装置的方法，包括：在金属基材的一个表面上形成金属图案；形成覆盖金属图案的树脂层；通过从金属基材的另一表面侧在金属基材中形成开口，使得金属图案被保留来得到金属框架；在半导体芯片的电路形成表面面朝上的情况下，将半导体芯片安装在开口内；形成覆盖金属框架和半导体芯片的绝缘层；形成连接到半导体芯片的上表面的导电部分的通孔导体；形成电连接到通孔导体的互连层；以及去除树脂层，使得金属图案被暴露。