公开(公告)号：KR1020160126573A

公开(公告)日：2016-11-02

申请号：KR1020150057802

申请日：2015-04-24

Applicant: 삼성전자주식회사

Inventor： 최용준 ,  권태용 ,  미르코칸토로 ,  양창재 ,  강동훈 ,  김우람 ,  김철 ,  문승진 ,  하승모 ,  김도형 ,  김성주 ,  유소라 ,  홍웅기

IPC: H01L29/78 ,  H01L21/8238

CPC classification number: H01L27/0924 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785

Abstract: PMOS의채널층과 NMOS의채널층에서로다른물질을사용함으로써, 트랜지스터의동작성능이개선된반도체장치를제공하는것이다. 상기반도체장치는제1 영역및 제2 영역을포함하는화합물반도체층, 상기제1 영역의상기화합물반도체층으로부터돌출되는제1 핀형패턴, 및상기제2 영역의상기화합물반도체층으로부터돌출되고, 상기제1 핀형패턴과다른물질을포함하는제2 핀형패턴으로, 상기제2 핀형패턴의폭은상기제1 핀형패턴의폭보다작은제2 핀형패턴을포함한다.

Abstract translation: 半导体器件包括化合物半导体层，其中化合物半导体层在分开的区域中包括单独的鳍状图案。 单独的翅片图案可以包括不同的材料。 单独的翅片图案可以包括不同的尺寸，包括鳍片图案的一个或多个部分的宽度和高度中的一个或多个。 单独的翅片图案可以包括上图案和下图案。 上部图案和下部图案可以包括不同的材料。 上部图案和下部图案可以包括不同的尺寸。 单独的区域可以包括NMOS或PMOS的单独区域。 半导体器件可以包括化合物半导体层上的栅电极。 单独的栅电极可以与分开的鳍片图案相交。

公开(公告)号：KR1020160103236A

公开(公告)日：2016-09-01

申请号：KR1020150025294

申请日：2015-02-23

Applicant: 삼성전자주식회사

Inventor： 김우람 ,  김진혁 ,  권문상

IPC: G06F21/79 ,  G06F12/06

CPC classification number: G06F3/0623 ,  G06F3/064 ,  G06F3/0679 ,  G11C16/10 ,  G11C16/16 ,  G11C16/22 ,  G06F21/79 ,  G06F12/06

Abstract: 본발명의실시예에따른불휘발성메모리장치를포함하는저장장치의동작방법은, 외부장치로부터제 1 데이터에대한쓰기명령어와논리주소를수신하는단계, 상기쓰기명령어가보안속성을포함하는지판별하는단계, 상기판별결과에따라, 상기논리주소와동일한논리주소로쓰기요청된제 2 데이터가존재하는지검출하는단계, 그리고상기검출결과에따라, 상기제 1 데이터를상기제 2 데이터가저장된단위메모리영역에기입하는단계를포함한다.

Abstract translation: 根据本发明的实施例，包括非易失性存储器件的存储设备的操作方法包括以下步骤：从外部设备接收关于第一数据的写命令和逻辑地址; 判断写命令是否包括安全属性; 根据判别结果检测请求写入相同逻辑地址的逻辑地址和第二数据; 以及根据检测结果将第一数据写入存储第二数据的单元存储区域中。 因此，相对于需要高安全属性的数据，存储装置具有高效率和高安全性能。

公开(公告)号：KR1020160123127A

公开(公告)日：2016-10-25

申请号：KR1020150053284

申请日：2015-04-15

Applicant: 삼성전자주식회사

Inventor： 문승진 ,  강동훈 ,  김우람 ,  김철 ,  이동석 ,  최용준 ,  하승모 ,  김도형

IPC: H01L21/027 ,  H01L21/033 ,  H01L23/544

CPC classification number: H01L21/823431 ,  H01L21/3086 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453

Abstract: 상기반도체장치제조방법은제1 영역및 제2 영역을포함하는기판상에, 마스크층과, 제1 희생층을순차적으로형성하고, 상기제1 영역의상기제1 희생층상에맨드릴패턴과, 상기제2 영역의상기제1 희생층상에제1 마크(mark) 생성층을동시에형성하고, 상기제1 마크생성층상에, 상부키 패턴(key pattern)을형성하고, 상기상부키 패턴을마스크로이용하여, 상기제1 마크생성층의적어도일부를제거하여, 제1 마크생성패턴을형성하고, 상기맨드릴패턴을마스크로이용하여, 상기제1 영역의상기제1 희생층을식각하여, 제1 맨드릴을형성하고, 상기제1 마크생성패턴을이용하여, 상기제2 영역의상기제1 희생층을식각하여, 하부키 패턴을형성하고, 상기제1 맨드릴의측벽상에제1 스페이서와, 상기하부키 패턴의측벽상에제1 키스페이서(key spacer)를형성하고, 상기제1 스페이서를이용하여, 상기마스크층 및상기기판의일부를식각하여, 상기제1 영역에제1 핀형패턴을형성하고, 상기하부키 패턴및 상기제1 키스페이서를이용하여, 상기제2 영역에트렌치키를형성하는것을포함한다.

Abstract translation: 制造半导体器件的方法可以包括在包括第一区域和第二区域的衬底上形成牺牲层，在第二区域的牺牲层上形成第一图案，在第一区域的牺牲层上形成第二图案 在所述第二图案的相对的侧壁上形成第一上隔片，去除所述第二图案，使用所述第一上间隔件蚀刻所述第一区域的所述第一牺牲层作为蚀刻掩模以形成第三图案，蚀刻所述第二图案的所述第一牺牲层 区域，使用第一图案作为蚀刻掩模以形成第四图案，在第三图案的任一侧形成第一下隔片，在第四图案的相对的侧壁上形成第二间隔物，去除第三图案和第四图案，并蚀刻 使用第一下隔板和第二间隔件作为蚀刻掩模。